[发明专利]用于互连测试的转变延迟检测器

摘要

本发明公开了用于互连测试的转变延迟检测器。根据本发明的一种用于测试在包括通过至少第一管芯间互连（互连1）彼此电连接的至少第一管芯（管芯1）和第二管芯（管芯2）的结构中的管芯间互连中的延迟转变延迟缺陷的测试电路（30）：包括：输入端口，用于接收测试数据值，数据存储元件（33），用于临时存储测试数据值，另一管芯间互连（互连2），至少针对将被测试的第一管芯间互连（互连1）而被设置用于电连接（32）至第一管芯间互连（互连1）以便形成用于将测试数据值从所述数据存储元件（33）传输回所述数据存储元件（33）的反馈回路，该测试电路还包括数据调节器，时钟脉冲发生器（36），选择逻辑，以及‑读出装置。

主权项

一种测试电路(30)，用于测试在将至少第一管芯和第二管芯彼此电连接的第一管芯间互连中的转变延迟缺陷，所述测试电路(30)包括：‑输入端口,用于接收测试数据值，‑数据存储元件(33)，所述数据存储元件具有数据输入和时钟输入并用于临时存储测试数据值，‑第二管芯间互连，被设置用于电连接(32)至所述第一管芯间互连以便形成反馈回路，所述反馈回路被配置使得所述测试数据值从所述数据存储元件(33)通过所述第一管芯间互连被发送到所述第二管芯，并从所述第二管芯通过所述第二管芯间互连被发送回所述数据存储元件(33)，‑数据调节器，用于调节从所述第二管芯被发送回所述第一管芯的所述测试数据值以使其区别于所存储的测试数据值，‑时钟脉冲发生器(36)，用于产生经延迟的时钟脉冲，‑选择逻辑，所述选择逻辑包括第一多路复用器(42)和第二多路复用器(41)，所述第一多路复用器(42)用于向所述数据存储元件(33)的所述数据输入提供替代的输入，该替代的输入包括外部施加的测试数据信号以及已经通过所述反馈回路的回送测试数据，所述第二多路复用器(41)用于向所述数据存储元件(33)的所述时钟输入提供替代的输入，该替代的输入包括外部产生的时钟信号和经延迟的时钟脉冲，其中所述选择逻辑被配置用于在所述测试数据值被回送时提供经延迟的时钟脉冲，以及‑读出装置，用于读出存储在数据存储元件(33)中的测试数据值,其中所述测试电路被配置使得至少部分基于在所述经延迟的时钟脉冲到达所述数据存储元件处时所述回送测试数据还未到达所述数据存储元件处来确定所述转变延迟缺陷的存在。