[发明专利]测试结构和对应的测试方法

摘要

一种测试结构和对应的测试方法，所述测试结构包括MOS晶体管的栅极结构通过二极管与第一互连线相连接，且分别与MOS晶体管的源区、漏区、半导体衬底相连的第二互连线、第三互连线、第四互连线和所述第一互连线都位于第一层间介质层表面的第一金属层内，且利用浅沟槽隔离结构表面的多晶硅互连层，使得第一互连线与第二互连线、第三互连线、第四互连线版图相交但不电连接。由于所述测试结构只需要形成一层层间介质层和金属层，结构简单，从而使得检测成本降低，且测试结果精确。

主权项

一种测试结构，其特征在于，包括：半导体衬底，位于半导体衬底表面的若干MOS晶体管，所述MOS晶体管包括位于半导体衬底表面的栅极结构和位于栅极结构两侧的源区和漏区；位于半导体衬底内的浅沟槽隔离结构，利用所述浅沟槽隔离结构将所述MOS晶体管相隔离；位于所述浅沟槽隔离结构表面的多晶硅互连层；位于所述半导体衬底表面且覆盖MOS晶体管和多晶硅互连层的第一层间介质层；位于所述第一层间介质层内且位于MOS晶体管的栅极结构表面的第一导电插塞，位于所述第一层间介质层内且位于MOS晶体管的源区表面的第二导电插塞，位于所述第一层间介质层内且位于MOS晶体管的漏区表面的第三导电插塞，位于所述第一层间介质层内且位于半导体衬底表面的第四导电插塞和位于所述第一层间介质层内且位于多晶硅互连层表面的第五导电插塞；位于所述第一层间介质层表面的第一金属层，所述第一金属层包括第一互连线、第二互连线、第三互连线和第四互连线；每一个MOS晶体管的栅极结构通过第一导电插塞、二极管与第一互连线相连接，每一个MOS晶体管的源区通过第二导电插塞与第二互连线相连接，每一个MOS晶体管的漏区通过第三导电插塞与第三互连线相连接，所述半导体衬底通过第四导电插塞与第四互连线相连接，且所述第一互连线与第二互连线、第三互连线、第四互连线的版图相交的位置位于所述多晶硅互连层的正上方，所述第一互连线或第二互连线、第三互连线、第四互连线利用位于多晶硅互连层表面的第五导电插塞和多晶硅互连层相连接，使得在相交的位置，第一互连线与第二互连线、第三互连线、第四互连线版图相交但不电连接。