[发明专利]一种减小铜互连沟槽关键尺寸的方法

摘要

本发明涉及集成电路制造领域，具体涉及一种缩小铜互连沟槽关键尺寸的方法，在铜互联沟槽掩膜制作工艺中，利用传统工艺刻蚀至介质层形成第一沟槽后，采用等离子沉积工艺在器件表面沉积一氮化硅膜并填充第一沟槽，然后进行等离子刻蚀，部分去除氮化硅膜并在第一沟槽内壁保留一定厚度的氮化硅膜，形成一较之原来图案关键尺寸较小的第二沟槽，然后利用第二沟槽进行刻蚀至衬底暴露出衬底内的金属通孔区，最后湿法清洗去除沟槽内剩余的氮化硅膜并进行后续的工艺。通过采用本发明提供的技术方案，在铜互联沟槽制备工艺中，可减小沟槽的关键尺寸，提升器件性能，同时生产成本较低，适合应用并推广。

主权项

一种减小器件沟槽关键尺寸的方法，应用于铜互联沟槽制备工艺中，其特征在于，包括以下步骤：提供一具有金属硬质掩膜和介质层的半导体结构，所述金属硬质掩膜覆盖所述介质层的表面；刻蚀至介质层形成第一沟槽；沉积氮化硅膜覆盖剩余金属硬质掩膜的表面并填充所述第一沟槽；回蚀所述氮化硅膜，于所述第一沟槽侧壁中形成侧墙结构；以剩余金属硬质掩膜和所述侧墙结构为掩膜刻蚀所述介质层，于所述介质层中形成第二沟槽结构；其中，所述侧墙结构覆盖部分所述第一沟槽的底部。