[发明专利]芯片的布局方法在审
| 申请号： | 201310192832.3 | 申请日： | 2013-05-22 |
| 公开（公告）号： | CN104182556A | 公开（公告）日： | 2014-12-03 |
| 发明（设计）人： | 虞健;呙超;蒋中华;刘桂林;刘明 | 申请（专利权）人： | 京微雅格（北京）科技有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京亿腾知识产权代理事务所 11309 | 代理人： | 陈霁 |
| 地址： | 100083 北京市海*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种芯片的布局方法，该方法包括：获取逻辑单元时钟信号的总数M和种类L；在芯片的全局时钟信号个数N小于获取到的逻辑单元时钟信号的总数M时，根据逻辑单元时钟信号的种类L，对逻辑单元进行归类；根据每类逻辑单元的时钟信号，从L类逻辑单元中选取N类逻辑单元；将所述N个全局时钟信号分别作为所选取的N类逻辑单元的时钟信号；将其余的L-N类逻辑单元分别构建为宏模块；将所述宏模块布局到芯片上时，选择所在区域的一个局部时钟信号作为所述宏模块的时钟信号；根据所述宏模块，更新预设的网表；根据更新后的网表建立目标函数，计算出所述宏模块在芯片布局中的位置。本发明有效地保证了时钟安全问题，提高了芯片的处理性能。 | ||
| 搜索关键词： | 芯片 布局 方法 | ||
【主权项】：
一种芯片的布局方法，其特征在于，该方法包括：获取逻辑单元时钟信号的总数M和种类L；在芯片的全局时钟信号个数N小于所述获取到的逻辑单元时钟信号的总数M时，根据所述逻辑单元时钟信号的种类L，对所述逻辑单元进行归类，每类逻辑单元具有相同的时钟信号；根据每类逻辑单元的时钟信号，从L类逻辑单元中选取N类逻辑单元；将所述N个全局时钟信号分别作为所选取的N类逻辑单元的时钟信号；将其余的L‑N类逻辑单元分别构建为宏模块，将所述宏模块布局到芯片上时，选择所在区域的一个局部时钟信号作为所述宏模块的时钟信号；根据所述宏模块，更新预设的网表；根据更新后的网表建立目标函数，计算出所述宏模块在芯片布局中的位置。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京微雅格（北京）科技有限公司;，未经京微雅格（北京）科技有限公司;许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310192832.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种电磁轨道发射器的模化方法
- 下一篇：一种展示智能手机数据信息的方法
