[发明专利]一种EEPROM存储阵列结构及其制造方法

摘要

本发明提供一种EEPROM存储阵列结构，包括多个存储单元，存储单元包括N阱、漏极、源极、漏极浮栅、漏极控制栅、源极浮栅、源极控制栅和选择栅，N阱底部接阱端；按列方向交替排列的漏极选择线和源极选择线，每个漏极选择线和源极选择线分别将列方向的每个存储单元的漏极和源极连接，漏极选择线和源极选择线分别接漏信号和源信号；按行方向排列的字线选通信号线，每个字线选通信号线将行方向的每个存储单元的选择栅连接，字线选通信号线接字线选通信号；按行方向排列的控制栅线，每个控制栅线将行方向的每个存储单元的漏极控制栅和源极控制栅连接，控制栅线接控制栅信号，以实现在较低的各信号下不断反复编程和擦除动作而不损失阵列结构。

主权项

一种EEPROM存储阵列结构，接收一供电信号，其特征在于，包括：按行方向和列方向进行阵列分布的多个存储单元，每个所述存储单元包括N阱，位于N阱中的漏极、源极，由下至上依次位于漏极上的漏极浮栅和漏极控制栅，由下至上依次位于源极上的源极浮栅和源极控制栅，以及位于N阱上、漏极浮栅和源极浮栅之间的选择栅，其中，N阱的底部接通到一阱端；按列方向交替排列的漏极选择线和源极选择线，每个所述漏极选择线和源极选择线分别将列方向的每个所述存储单元的漏极和源极连接，其中，所述漏极选择线和源极选择线分别接通到一漏信号和一源信号；按行方向排列的字线选通信号线，每个所述字线选通信号线将行方向的每个所述存储单元的选择栅连接，其中，所述字线选通信号线接通到一字线选通信号；按行方向排列的控制栅线，每个所述控制栅线将行方向的每个所述存储单元的漏极控制栅和源极控制栅连接，其中，所述控制栅线接通到一控制栅信号。