[发明专利]缓冲电路以及缓冲电路的驱动方法

摘要

本发明提供一种缓冲电路（20）的驱动方法，所述缓冲电路（20）具有：输出端子（26）；第1晶体管（21），其连接于包含第1电压以及比第1电压低的第2电压的时钟信号的信号源（23），用于将第1电压供给到输出端子（26）；和第2晶体管（22），其连接于供给比第1电压低的第3电压的电压源（27），用于将第3电压供给到输出端子（26），所述驱动方法中，在时钟信号为所述第1电压的期间（C），使第1晶体管导通，在继第1电压的期间（C）之后的时钟信号为第2电压的期间，使第1晶体管（21）以及第2晶体管（22）导通。

主权项

一种缓冲电路的驱动方法，所述缓冲电路具有：输出端子；第1晶体管，其连接于包含第1电压以及比所述第1电压低的第2电压的时钟信号的信号源，用于将所述第1电压供给到所述输出端子；和第2晶体管，其连接于供给比所述第1电压低的第3电压的电压源，用于将所述第3电压供给到所述输出端子，所述驱动方法中，在所述时钟信号为所述第1电压的期间，使所述第1晶体管导通，在继所述时钟信号为所述第1电压的期间之后的所述时钟信号为所述第2电压的期间，使所述第1晶体管以及所述第2晶体管都导通。