[发明专利]一种实时时钟温度补偿系统及方法有效
| 申请号： | 201210480377.2 | 申请日： | 2012-11-22 |
| 公开（公告）号： | CN102981551A | 公开（公告）日： | 2013-03-20 |
| 发明（设计）人： | 郭章其;黄达良;田晓红 | 申请（专利权）人： | 百利通科技（扬州）有限公司 |
| 主分类号： | G06F1/14 | 分类号： | G06F1/14 |
| 代理公司： | 上海伯瑞杰知识产权代理有限公司 31227 | 代理人： | 吴泽群 |
| 地址： | 225009 江苏省*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种实时时钟温度补偿系统，该系统包括修调寄存器、补偿间隔寄存器、低相位误差修调机制控制器、晶振和频率修调电路，修调寄存器，用于存储增减脉冲标志位F和修调数据M，补偿间隔寄存器，用于保存补偿间隔时间值T，与所述修调寄存器相连的低相位误差修调机制控制器，在补偿时间间隔T内，通过判断当前状态下对应补偿的秒时钟，并根据修调数据的大小，输出当前秒时钟的修调值m，晶振，用于产生时钟频率，与时钟发生器和低相位误差修调机制控制器相连的频率修调电路，当该频率修调电路接收到当前秒时钟的修调值m时，根据增减脉冲标志位F，对晶振输出时钟进行增减脉冲操作，最终输出精准低相位误差的1Hz时钟。 | ||
| 搜索关键词： | 一种 实时 时钟 温度 补偿 系统 方法 | ||
【主权项】：
一种实时时钟温度补偿系统，其特征在于，该系统包括修调寄存器、补偿间隔寄存器、低相位误差修调机制控制器、晶振和频率修调电路，其中修调寄存器，用于存储增减脉冲标志位F和修调数据M，补偿间隔寄存器，用于保存补偿间隔时间值T，与所述修调寄存器相连的低相位误差修调机制控制器，在补偿时间间隔T内，通过判断当前状态下对应补偿的秒时钟，并根据修调数据的大小，输出当前秒时钟的修调值m，晶振，用于产生时钟频率，与时钟发生器和低相位误差修调机制控制器相连的频率修调电路，当该频率修调电路接收到当前秒时钟的修调值m时，根据增减脉冲标志位F，对晶振输出时钟进行增减脉冲操作，最终输出精准低相位误差的1Hz时钟。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于百利通科技（扬州）有限公司，未经百利通科技（扬州）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210480377.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种水基UV固化树脂及基于其的涂料和医用导管
- 下一篇：洛氟普啶的制备方法
- 同类专利
- 一种提高实时时钟芯片时间数据可靠性的方法-201910726704.X
- 陈定文 - 深圳市兴威帆电子技术有限公司
- 2019-08-07 - 2019-11-08 - G06F1/14
- 本发明提供一种提高实时时钟芯片时间数据可靠性的方法，写入RAM数据包括如下步骤：S1：打开数据写保护位；S2：写入所述RAM数据；S3：写完所述RAM数据后，关闭所述数据写保护位。通过给芯片的静态RAM数据写入功能加锁，加强数据的抗干扰能力，提高实时时钟数据的可靠性。
- 一种系统硬件时间和BMC硬件时间的同步系统和方法-201910574800.7
- 王世鹏 - 苏州浪潮智能科技有限公司
- 2019-06-28 - 2019-10-22 - G06F1/14
- 本发明公开了一种系统硬件时间和BMC硬件时间的同步系统，包括CPU、BMC、切换控制模块、系统时钟和BMC时钟；所述CPU和BMC分别通过切换控制模块连接系统时钟，切换控制模块切换CPU或BMC连通系统时钟，获取系统硬件时间；所述BMC自身挂载BMC时钟，用于写入获取的系统硬件时间，实现BMC硬件时间与系统硬件时间同步。还公开了一种系统硬件时间和BMC硬件时间的同步方法，解决了BMC硬件时间和系统硬件时间无法同步的问题。通过切换控制模块实现了BMC和CPU与系统时钟的连接切换，决定谁来读取系统的硬件时间；为防止系统开机状态BMC读取系统硬件时间对系统的影响，设置BMC检测系统开机状态，保证CPU在开机状态时一直正常获取系统硬件时间而不受BMC影响。
- 用于运动设备的适应性计时配置的装置和方法-201480062223.9
- K.亨德森;J.比尔曼 - 耐克创新有限合伙公司
- 2014-10-13 - 2019-10-18 - G06F1/14
- 一种系统，其配置为允许一个或多个计时进程以准确地跟踪一个或多个计时器，同时执行该一个或多个计时进程的处理器处于低功率操作模式中。该系统被配置为将实时时钟警报到期时间设置为等于一个或多个计时器的距当前时间的最接近到期时间。因此，当实时时钟警报到期时，中断被传递到处理器，导致所述处理器被带出低功率操作模式，并且可以执行与相应到期计时器相关联的一个或多个过程。
- 一种服务器时钟信号监测系统及监测方法-201910572310.3
- 孟庆振;杨艳兴 - 苏州浪潮智能科技有限公司
- 2019-06-28 - 2019-10-08 - G06F1/14
- 本发明涉及服务器技术领域，提供一种服务器时钟信号监测系统及监测方法，监测系统包括通用拓扑时钟电路、晶体、时钟信号异常监测电路以及报警指示灯；晶体用于产生一个固定频率的第二时钟信号，并将第二时钟信号作为时钟信号异常监测电路的输入信号输送至时钟信号异常监测电路；时钟信号异常监测电路分别获取第一时钟信号和第二时钟信号，并判断第一时钟信号和第二时钟信号是否存在异常，当第一时钟信号和第二时钟信号中有一个发生故障时，则生成报警信号，同时将生成的报警信号输送至所述报警指示灯；根据所述时钟信号异常监测电路输出的报警信号，报警指示灯执行点亮动作，从而实现快速定位由于系统时钟异常而造成的服务器故障问题。
- 一种定时器校准方法-201710055340.8
- 闫正航 - 深圳贝特莱电子科技股份有限公司
- 2017-01-25 - 2019-09-10 - G06F1/14
- 本发明公开了一种定时器校准方法，其基于一系统实现，所述系统包括中央处理器、定时器和时钟模块，所述时钟模块用于提供系统时钟，所述方法包括如下步骤：步骤S1，所述中央处理器对目标数据进行采样时，通过定时器记录目标数据的采样个数N；步骤S2，所述中央处理器调用时钟模块，获取目标数据的起始时刻T0'和结束时刻TN'；步骤S3，所述中央处理器通过如下公式计算采样频率Fs'：Fs'＝N/；步骤S4，所述中央处理器将采样频率Fs'写入定时器，以令定时器以该采样频率Fs'为基准进行定时和计数。本发明可避免因消息处理过程延时而影响定时器精度，进而提高数据处理结果准确性。
- 一种动态控制晶体时钟发生器控制系统及控制方法-201910246866.3
- 肖有军;孙艳玲;高琼;吕琴 - 苏州冠讯电子科技有限公司
- 2019-03-29 - 2019-08-16 - G06F1/14
- 本发明公开了一种动态控制晶体时钟发生器控制系统，包括：中央处理器、晶体时钟发生器、闪存控制器、阻容时钟发生器和晶体，所述的中央处理器与晶体时钟发生器、闪存控制器、阻容时钟发生器分别双向链接，所述的晶体时钟发生器与所述的晶体相连接。通过上述方式，本发明提供的动态控制晶体时钟发生器控制系统，本创新通过芯片闪存控制器读取存在闪存内的晶体时钟发生器配置文件，灵活控制晶体时钟发生器启动时间点，减少芯片初始化和晶体时钟振荡器启动时间叠加对实时性要求应用的影响。改进后芯片时钟发生器控制系统通过添加从闪存控制器到晶体时钟发生器的控制信号，提前启动晶体时钟发生器，加速芯片唤醒后的初始化。
- 实时时钟芯片及其时钟校准方法、装置-201510653697.7
- 陈诚;陈光胜;潘松;毕健华 - 上海东软载波微电子有限公司
- 2015-10-10 - 2019-07-30 - G06F1/14
- 一种实时时钟芯片及其时钟校准方法、装置，所述实时时钟芯片包括片内振荡器、晶振电路、时钟计数器，所述时钟校准方法包括：获取所述片内振荡器在当前校准周期内的振荡频率；根据所述当前校准周期内的振荡频率获取所述晶振电路在当前校准周期内的频率偏差；结合所述晶振电路在上一个校准周期内的频率偏差，对所述时钟计数器的计数值进行校准。采用所述实时时钟芯片及时钟校准方法、装置，可以有效降低实时时钟芯片成本，减少功耗。
- 一种多槽位通信设备背板时钟结构及其实现方法-201710109187.2
- 张春天;黄敏;许文龙;曹训灿;桂小军 - 烽火通信科技股份有限公司
- 2017-02-27 - 2019-06-25 - G06F1/14
- 本发明公开了一种多槽位通信设备背板时钟结构，涉及通信设备技术领域，包括多个线路盘、一根背板时钟总线和一个时钟盘，其中：时钟盘用于根据预定义的时钟选源算法策略选择出需要恢复的恢复时钟所在的线路盘和光口，再向该恢复时钟所在的线路盘发送打开线路盘背板发送使能的信号和该恢复时钟所在光口的光口号；线路盘用于接收时钟盘发送的打开或关闭线路盘背板发送使能的信号，并相应的执行打开或关闭线路盘背板发送使能；在接收到时钟盘发送的打开线路盘背板发送使能的信号且接收到恢复时钟所在的光口号时，将光口号对应光口的恢复时钟通过背板时钟总线发送至时钟盘。本发明还公开了一种多槽位通信设备背板时钟结构的实现方法。
- 一种实时时钟RTC调整装置及方法-201610876690.6
- 温泉;赵红敏;郝晓东;龚宗跃;韩晓晶 - 大唐微电子技术有限公司;大唐半导体设计有限公司
- 2016-09-30 - 2019-06-04 - G06F1/14
- 本发明公开了一种实时时钟RTC调整装置及方法，所述装置包括：调整模块，用于根据秒时钟周期调整参数，调整所述RTC的秒时钟计数生成器的秒时钟周期；补偿模块，用于根据32K时钟补偿参数，补偿所述RTC的秒时钟计数生成器的32K时钟；其中，所述秒时钟周期调整参数和32K时钟补偿参数，是根据所述RTC的时钟信息计算得到的。本发明提供的实时时钟RTC调整装置及方法，采用数字电路方式实现对RTC计时精度的精确调整，硬件电路面积小、功耗低，并且可以根据需要对RTC精度进行任意调整。
- 实时时钟补偿电路及校准方法、装置-201610655911.7
- 朱晓飞;万峰;陈光胜 - 上海东软载波微电子有限公司
- 2016-08-11 - 2019-05-31 - G06F1/14
- 一种实时时钟补偿电路及校准方法、装置，所述实时时钟补偿电路包括振荡器，所述校准方法包括：获取所述实时时钟补偿电路所处环境的当前温度值；根据所述当前温度值获取对应的频率偏差值；对所述频率偏差值进行调整，并根据调整后的频率偏差值计算第一频率调整步进数，所述第一频率调整步进数为整数；根据所述第一频率调整步进数对所述振荡器的振荡频率进行调整。采用上述方案，可以提高实时时钟补偿电路的输出精度。
- 具有自检功能的实时时钟芯片系统及其检测方法-201711007385.4
- 孙巍巍 - 天津市中力神盾电子科技有限公司
- 2017-10-18 - 2019-04-26 - G06F1/14
- 本发明提供了一种具有自检功能的实时时钟芯片系统及其检测方法。所述具有自检功能的实时时钟芯片系统包括实时时钟芯片、电池电路、晶振电路和中央处理器，中央处理器具有检测模块，检测模块用于检测实时时钟芯片系统的状态，中央处理器与实时时钟芯片通过通信数据总线通信连接，实时时钟芯片分别与电池电路和晶振电路电连接。采用本发明技术方案，可以快速准确且全面地检测实时时钟芯片及其电路的故障，检测效率高，检测成本低，一次性检测即可快速准确地对实时时钟芯片通信、电池电路、晶振电路、实时时钟芯片是否存在异常进行检测，提高实时时钟芯片系统检测的全面性和检测的工作效率，进一步提高对电子产品硬件电路板的检测效率。
- 一种微控制器SOC中实时时钟单元-201610581631.6
- 万上宏;叶媲舟;黎冰;涂柏生 - 深圳市博巨兴实业发展有限公司
- 2016-07-20 - 2019-04-12 - G06F1/14
- 本发明公开了一种微控制器SOC中实时时钟单元，包括复位控制模块、时钟产生模块、RTC定时模块、时钟门控模块和微控制器内核，所述微控制器内核连接时钟门控模块，时钟门控模块分别连接复位控制模块、时钟产生模块和RTC定时模块。本发明的有益效果是：在本方案中，当微控制器SOC处于休眠状态，被工作于低频的RTC模块唤醒之后，能够立刻响应接下来的休眠请求，而不是需要等等至少2个低频的RTC时钟。藉此使得微控制器内核才能够及时重新进入休眠状态，从而使微控制器SOC能够适用于对功耗要求更加严格的应用场合。
- 用于空间阵列中的可配置时钟门控的处理器和方法-201811001615.0
- M·戴蒙德;B·基恩;K·E·弗莱明 - 英特尔公司
- 2018-08-30 - 2019-04-09 - G06F1/14
- 本申请提供了用于空间阵列中的可配置时钟门控的处理器和方法。描述了关于空间阵列中的可配置时钟门控的方法和装置。在一个实施例中，处理器包括：处理元件；处理元件之间的互连网络；以及配置控制器，耦合至多个处理元件中的第一处理元件和第二处理元件，并且第一处理元件具有耦合至第二处理元件的输入的输出，该配置控制器用于将第二处理元件配置成对第二处理元件的至少一个经时钟计时的组件进行时钟门控，并且将第一处理元件配置成当数据将要从第一处理元件发送到第二处理元件时，在互连网络上将重新启用信号发送到第二处理元件，以便重新启用第二处理元件的至少一个经时钟计时的组件。
- 用于空间阵列中的特权配置的处理器和方法-201811002156.8
- K·E·弗莱明;小西蒙·C·史迪力;K·D·格洛索普 - 英特尔公司
- 2018-08-30 - 2019-04-09 - G06F1/14
- 描述了关于空间阵列中的特权配置的方法和装置。在一个实施例中，处理器包括：处理元件；处理元件之间的互连网络；以及配置控制器，耦合至多个处理元件的第一子集和不同的第二子集，该第一子集具有耦合至不同的第二子集的输入的输出，其中，该配置控制器用于将多个处理元件的第一子集与不同的第二子集之间的互连网络配置为：当特权位被设置为第一值时，不允许第一子集与不同的第二子集之间的互连网络上的通信；以及当特权位被设置为第二值时，允许多个处理元件的第一子集与不同的第二子集之间的互连网络上的通信。
- 一种智慧托盘上的RTC管理电路-201821288390.7
- 廖建文 - 广东摩方托盘科技服务有限公司
- 2018-08-10 - 2019-04-02 - G06F1/14
- 本实用新型公开了一种智慧托盘上的RTC管理电路，包括电源（1）、RTC模块（2）和逻辑控制电路（3），所述电源（1）上设置有开关S1，所述开关S1由逻辑控制电路（3）控制，所述RTC模块（2）包括晶振（11）和RTC芯片（12），所述晶振（21）和RTC芯片（22）连接，所述RTC芯片（22）与逻辑控制电路（3）连接。本实用新型用于托盘管理终端。
- 用于片上系统的时钟偏差检测方法和装置-201710764640.3
- 周博;李奇峰;杨云 - 比亚迪股份有限公司
- 2017-08-30 - 2019-03-05 - G06F1/14
- 本发明公开了一种用于片上系统的时钟偏差检测方法和装置，方法包括以下步骤：在片上系统处于预设的基准环境下时，接收外部检测信号；从接收外部检测信号的开始时刻至结束时刻，控制片上系统中的待测时钟保持运行状态，并对待测时钟的跳变个数进行计数以获得第一计数值，以及将第一计数值作为基准值；在片上系统的实际运行过程中，如果需要对待测时钟进行偏差检测，则接收外部检测信号，并在接收外部检测信号的过程中对待测时钟的跳变个数进行计数以获得第二计数值；根据第二计数值和基准值计算偏差率，并根据偏差率检测待测时钟的偏差情况。由此，避免设计精准时钟，降低设计复杂度，同时可灵活根据检测需要控制系统进行检测。
- 一种适用于SOC的实时时钟控制系统-201610162577.1
- 徐晨 - 南京天易合芯电子有限公司
- 2016-03-21 - 2019-02-22 - G06F1/14
- 本发明公开了一种适用于SOC的实时时钟控制系统，包括时钟校准模块、低电压实时时钟产生模块和复位信号产生模块；时钟校准模块产生校准信号并送至低电压实时时钟产生模块，低电压实时时钟产生模块产生低电压信号和实时时钟信号并送至复位信号产生模块，复位信号产生模块产生复位信号。本发明提供的适用于SOC的实时时钟控制系统，它可以为系统级芯片的其它模块提供一个稳定而可靠的实时时钟信号，以及稳定时长、无毛刺的复位信号，这个复位信号可以让系统级芯片中的数字模块正常工作。
- 通过调制时钟信号的数据传输-201780034128.1
- R·本-塔尔;J·严 - 英特尔IP公司
- 2017-05-30 - 2019-02-05 - G06F1/14
- 实施例包括与调制时钟信号以对信息进行编码相关联的装置、系统和方法。系统可包括多个管芯，该多个管芯包括第一管芯。第一管芯可包括实时时钟(RTC)电路，该实时时钟电路用于接收与在多个管芯之间共享的共享时钟信号相关联的时钟信息并且调制RTC信号以对该时钟信息进行编码。第一管芯可进一步包括耦合至RTC电路的输出端子，该输出端子用于将经调制的RTC信号传递至多个管芯中的一个或多个其他管芯。多个管芯中的第二管芯可包括解码器，该解码器用于接收经调制的RTC信号并提取时钟信息。该第二管芯可基于所接收的时钟信息来调整和/或调节共享时钟信号。可描述和要求保护其他实施例。
- 一种串行背板总线节点间RTC时钟同步方法-201610594452.6
- 朱立平;武方方;颜纪迅;马永忠;罗星原 - 中国航空工业集团公司西安飞行自动控制研究所
- 2016-07-26 - 2019-01-25 - G06F1/14
- 本发明属于实时计算技术，涉及一种串行背板总线的节点间RTC时钟同步方法，该方法通过在串行背板总线互联的各个节点的一个节点的一个支路上设计RTC电路，达到每个节点每个支路RTC同步的效果，该方法同步一致性好，总线上的各个节点的各个支路在每一个帧周期都有一致的RTC时钟，而且RTC电路少，仅主节点上的X支路需要设计RTC电路。本发明的目的是：为基于串行背板总线的系统各节点提供一种节省RTC电路、同步一致性好的RTC同步方法。
- 一种大数据环境中时间转换并行计算方法-201810958924.0
- 李朝铭;崔洪志;林杰;王建华 - 浪潮软件集团有限公司
- 2018-08-22 - 2019-01-22 - G06F1/14
- 本发明提供一种大数据环境中时间转换并行计算方法，属于时间转换技术领域，本发明通过在内存中预先提供一个每年每月1号距离1900年1月1号0时0分0秒秒数的速查表，将需要转换的时间与该速查表快速比对，找出需要转换的时间所在月份的秒数，然后加上转换的时间距离该月1号0时0分0秒秒数的差值就可快速计算出转换的时间距离1900年1月1号0时0分0秒的秒数。本发明时间转换可并行计算，根据CPU核数和并发度的不同，并发性能可以达到mktime函数的上百倍。
- 极低功耗实时时钟电路-201820750742.X
- 田勇;陈雪松;田正虎;郑晓光;黄林峰 - 佛山华芯微特科技有限公司
- 2018-05-17 - 2019-01-08 - G06F1/14
- 本实用新型公开了一种极低功耗实时时钟电路，包括计数电路、逻辑控制电路、接口控制电路、数据存储电路、第一电源及第二电源；计数电路、逻辑控制电路及接口控制电路分别与数据存储电路连接，逻辑控制电路与接口控制电路连接；第一电源与逻辑控制电路连接，并为逻辑控制电路供电；第二电源分别与计数电路、接口控制电路及数据存储电路连接，并分别为计数电路、接口控制电路及数据存储电路供电。本实用新型通过对现有实时时钟电路进行多层次重构，划分不同功能电路，并采用不同电源和驱动时钟来实现实时时钟电路，从而最大限度的降低实时时钟电路工作时的功耗。
- 实时时钟模块、电子设备、移动体和信息处理系统-201810629045.3
- 臼田俊也 - 精工爱普生株式会社
- 2018-06-19 - 2018-12-28 - G06F1/14
- 实时时钟模块、电子设备、移动体和信息处理系统。实时时钟模块能够用于装置的控制。该实时时钟模块具有：计时电路，其根据时钟信号，生成计时数据；输出端子；存储部，其存储用于控制来自所述输出端子的信号的输出的输出控制信息、以及输出值信息，在该输出值信息中设定了从所述输出端子输出的信号的值；以及接口电路，其用于接收所述输出控制信息的设定值和所述输出值信息的设定值，在所述输出控制信息的设定值为第1设定值时，从所述输出端子输出基于所述输出值信息的设定值的第1信号。
- RTC紊乱的同步纠错方法及相关产品-201810909709.1
- 倪欢;王武;冯学焜 - 深圳市智微智能科技开发有限公司
- 2018-08-10 - 2018-12-28 - G06F1/14
- 本公开提供一种RTC紊乱的同步纠错方法及相关产品，所述方法应用于英特尔Cherry Trail平台，所述Cherry Trail平台还包括：单独计时芯片；所述方法包括如下步骤：在开机后，执行设备固件初始化和自检过程中，对所述单独计时芯片执行RTC初始化，所述RTC初始化具体为，将单独计时芯片与英特尔Cherry Trail平台内置的RTC数据同步；如出现RTC几率性紊乱，检测出内置RTC错误。本申请提供的技术方案具有用户体验度高的优点。
- 数据的修复方法及装置-201410201689.4
- 邹磊;路彦雄;刘怀军;管刚;贺彬彬;赵东岩 - 北京大学;腾讯科技（深圳）有限公司
- 2014-05-13 - 2018-12-28 - G06F1/14
- 本发明公开了一种数据的修复方法及装置，属于信息技术领域。方法包括：根据资源描述框架RDF知识库中的数据获取RDF图数据及邻居步数；根据RDF图数据及邻居步数确定至少一个频繁图结构；挖掘每个频繁图结构中包含语义的依赖关系；根据包含语义的依赖关系检测RDF图数据中的异常数据，并对异常数据进行修复。本发明通过根据RDF图数据及邻居步数确定至少一个频繁图结构，并根据挖掘到的每个频繁图结构中包含语义的依赖关系检测RDF图数据中的异常数据，使得检测到的异常数据的错误类型较多，进而通过对检测到的异常数据进行修复，扩大了数据的修复范围。
- 一种实时时钟计时误差补偿方法-201310536937.6
- 赵东世 - 矽恩微电子（厦门）有限公司
- 2013-11-04 - 2018-10-23 - G06F1/14
- 本发明公开一种实时时钟计时误差补偿方法，包括补偿步骤：一，对分频计数器CNT赋值0，执行步骤二；二，等待1Hz时钟上升沿到达时，对补偿标志寄存器FLAG赋值1，执行步骤三；三，判断FLAG、M3，若FLAG=1且M3＜0成立，则等待CNT=S4时，执行步骤四；若FLAG=1、CNT=0且M3>0成立，执行步骤五；否则，执行步骤二；四，执行赋值，CNT=0、M3=M3+S4、FLAG=0，重新执行步骤二，其中S4为1秒中最多补偿周期个数；五，执行赋值，CNT=S4、M3=M3‑S4、FLAG=0，重新执行步骤二。本发明相对误差ERR采样率可调，且补偿精度更高。
- 虚拟时间控制装置及方法-201310378584.1
- 王声浩;江建德;田谨维;林志鸿 - 财团法人资讯工业策进会
- 2013-08-27 - 2018-10-02 - G06F1/14
- 一种虚拟时间控制装置及方法。该虚拟时间控制装置包含一系统计时器、一即时时钟及一处理单元，其中该处理单元电性连接至该系统计时器及该即时时钟。该系统计时器具有一原始计时周期，且该即时时钟具有一原始对时信号周期。该处理单元执行一虚拟平台，其中该虚拟平台依据一调整比例及该原始计时周期，产生一虚拟计时周期，且依据该调整比例及该原始对时信号周期，产生一虚拟对时信号周期。
- 一种用于微控制器芯片的时钟侦测电路-201721711396.6
- 万上宏;叶媲舟;涂柏生 - 深圳市博巨兴实业发展有限公司
- 2017-12-11 - 2018-09-14 - G06F1/14
- 本实用新型公开了一种用于微控制器芯片的时钟侦测电路，包括微控制器芯片和晶体振荡器，所述晶体振荡器连接在微控制器芯片的外部，微控制器包括时钟侦测模块、内部时钟模块、时钟选择模块和微控制器内核，所述时钟侦测模块分别连接晶体振荡器、时钟选择模块和微控制器内核，时钟选择模块还分别连接内部时钟模块和微控制器内核。本实用新型通过较为简洁的结构，时钟侦测电路所采用的内部时钟可以是频率较低时钟电路，因而只需要以较低的功耗为代价就可以实现微控制器芯片的相应保护功能。
- 半导体装置和时钟校正方法-201310535742.X
- 安川智规 - 瑞萨电子株式会社
- 2013-11-01 - 2018-08-14 - G06F1/14
- 本发明公开了一种半导体装置和时钟校正方法。频率误差计算器电路基于基本时钟和具有比基本时钟更高频率的基准时钟来计算频率误差。操作时钟生成器电路输出操作时钟，基于通过频率误差计算器电路计算的频率误差已经校正了该操作时钟的误差。开关控制电路输出开‑关控制信号，该开‑关控制信号指定频率误差计算器电路基于通过频率误差计算器电路计算的频率误差计算基本时钟的频率误差的计算定时。
- 电路装置、振荡器件、物理量测定装置、电子设备以及移动体-201810034621.X
- 神山正之;臼田俊也;木屋洋 - 精工爱普生株式会社
- 2018-01-15 - 2018-07-31 - G06F1/14
- 本发明提供电路装置、振荡器件、物理量测定装置、电子设备以及移动体，能够降低振荡器件或物理量测定装置的假冒的可能性。电路装置(100)包含：振荡电路(80)，其使用振荡件(XTAL)来生成振荡信号；处理部(10)，其控制振荡电路(80)；以及接口部(60)，其向外部器件(200)输出认证信息，该认证信息是基于电路装置(100)的固有信息的信息，用于认证电路装置(100)。
- 电路装置、实时时钟装置、电子设备、移动体和验证方法-201711345405.9
- 臼田俊也 - 精工爱普生株式会社
- 2017-12-15 - 2018-07-27 - G06F1/14
- 提供电路装置、实时时钟装置、电子设备、移动体和验证方法，能够确认从实时时钟装置读出的计时数据是否为不正当的计时数据。电路装置包含：振荡电路，其使用振荡器来生成振荡信号；计时部，其根据振荡信号，生成作为实时时钟信息的计时数据；验证用数据生成部，其根据振荡信号，生成用于验证计时数据的验证用数据；以及接口部，其输出计时数据和验证用数据。
- 专利分类
