[发明专利]FPGA与DSP的通信装置和通信方法

摘要

本发明公开了一种FPGA与DSP的通信装置和通信方法，通信装置包括数字信号处理DSP单元、现场可编程门阵列FPGA单元和总线，所述DSP单元与所述FPGA单元通过所述总线电连接；所述DSP单元，用于通过所述总线向所述FPGA单元发送控制指令和待处理数据，所述控制指令用于指示对所述待处理数据进行处理；所述FPGA单元，用于接收所述控制指令和所述待处理数据，根据所述控制指令在所述待处理数据在所述FPGA单元中的第一存储地址中读取所述待处理数据，并根据所述第一存储地址对所述待处理数据进行相应处理。本发明实施例有效保证了FPGA与DSP的通信过程中，数据在传输过程中的可靠性。

主权项

一种FPGA与DSP的通信装置，其特征在于，包括：数字信号处理DSP单元、现场可编程门阵列FPGA单元和总线，所述DSP单元与所述FPGA单元通过所述总线电连接；所述DSP单元，用于通过所述总线向所述FPGA单元发送控制指令和待处理数据，所述控制指令用于指示对所述待处理数据进行处理；所述FPGA单元，用于接收所述控制指令和所述待处理数据，根据所述控制指令在所述FPGA单元中的第一存储地址中读取所述待处理数据，并根据所述第一存储地址对所述待处理数据进行相应处理；其中，在所述DSP单元发送所述待处理数据给所述FPGA单元后，还对发送的所述待处理数据与所述FPGA单元接收到的所述待处理数据进行一致性校验；所述FPGA单元，还用于将根据所述第一存储地址对所述待处理数据进行相应处理后得到的处理结果数据存储至与所述第一存储地址对应的第二存储地址；所述DSP单元，还用于通过所述总线从所述第二存储地址读取所述处理结果数据；所述FPGA单元包括：通信模块、随机存储器RAM模块、控制模块和至少一个功能模块；所述RAM模块包括控制区域和数据输入区域；所述控制区域，用于存储所述控制指令；所述数据输入区域，包括多个存储地址，用于存储所述待处理数据，所述存储地址与所述至少一个功能模块对应；所述通信模块，用于接收所述DSP单元通过所述总线发送的所述控制指令和所述待处理数据，将所述控制指令存储至所述控制区域，将所述待处理数据存储至所述数据输入区域中的所述第一存储地址；所述控制模块，用于扫描所述控制区域，读取并解析所述控制指令，确定所述待处理数据存储的所述第一存储地址；并从所述第一存储地址读取所述待处理数据，将所述待处理数据发送给所述第一存储地址对应的至少一个功能模块；所述功能模块，用于对所述待处理数据进行相应处理。