[发明专利]FPGA与DSP的通信装置和通信方法

说明书

技术领域

本发明涉及通信与控制技术领域，尤其涉及一种FPGA与DSP的通信装置和通信方法。

背景技术

随着地铁车辆行业迅猛的发展，要求地铁车辆的牵引控制单元要有更高的处理速度和更加强大的处理能力。目前国内具有自主知识产权的地铁车辆牵引控制单元在现场可编程门阵列（Field－Programmable Gate Array，FPGA）的应用方面尚未成熟，设计出一种简单有效的FPGA与数字信号处理器（Digital Signal Processing，DSP）的通信接口电路是关键攻坚技术。

现有技术中，DSP与FPGA通过外部存储器接口（External Memory Interface，EMIF）并行总线实现数据交换。DSP通过并行总线对FPGA内部的随机存储器（Random Access Memory，RAM）模块进行存取操作达到数据交换的功能。

然而，现有技术中，FPGA内部数据操作流程复杂多变、没有固定的方式，使得数据在传输过程中的可靠性难以保证。

发明内容

本发明提供一种FPGA与DSP的通信装置和通信方法，用以解决现有并行通信中FPGA内部数据操作流程复杂多变、没有固定的方式，使得数据在传输过程中的可靠性难以保证的问题。

本发明实施例提供一种FPGA与DSP的通信装置，其特征在于，包括：数字信号处理DSP单元、现场可编程门阵列FPGA单元和总线，所述DSP单元与所述FPGA单元通过所述总线电连接；

所述DSP单元，用于通过所述总线向所述FPGA单元发送控制指令和待处理数据，所述控制指令用于指示对所述待处理数据进行处理；

所述FPGA单元，用于接收所述控制指令和所述待处理数据，根据所述控制指令在所述待处理数据在所述FPGA单元中的第一存储地址中读取所述待处理数据，并根据所述第一存储地址对所述待处理数据进行相应处理。

本发明实施例提供一种FPGA与DSP的通信方法，其特征在于，包括：

数字信号处理DSP单元通过总线向现场可编程门阵列FPGA单元发送控制指令和待处理数据，所述控制指令用于指示对所述待处理数据进行处理；

所述FPGA单元根据所述控制指令在所述待处理数据在所述FPGA单元中的第一存储地址中读取所述待处理数据；

所述FPGA单元根据所述第一存储地址对所述待处理数据进行相应处理。

本发明提供的FPGA与DSP的通信装置和通信方法，FPGA可以利用待处理数据在FPGA单元中的存储地址与控制指令的对应关系在本地的存储地址中读取与控制指令对应的待处理数据，还可以根据待处理数据所存储地址对应的处理操作，对待处理数据进行相应处理，有效保证了数据在传输过程中的可靠性。

附图说明

图1为本发明提供的一种FPGA与DSP的通信装置一个实施例的结构示意图；

图2为本发明提供的一种FPGA与DSP的通信装置另一个实施例的结构示意图；

图3为本发明提供的一种FPGA与DSP的通信方法一个实施例的流程图。

具体实施方式

图1为本发明提供的一种FPGA与DSP的通信装置一个实施例的结构示意图。该装置由FPGA单元与DSP单元及其两个单元的外围最小系统电路构成。所谓外围最小系统电路就是使硬件单元能独立工作的最基本电路，通常包括：主芯片，即FPGA单元、DSP单元等，以及调试接口、电源、时钟和复位。其中，FPGA单元的功能可以由FPGA芯片实现，DSP单元的功能也可以由DSP芯片实现。DSP单元的外部存储器接口的程序可以由C语言编写，FPGA通信接口模块的程序可以由硬件描述语言编写。FPGA通信接口模块是模拟DSP单元读、写时序与DSP单元进行数据交换的必要组成模块。FPGA单元与DSP单元之间可以采用串行或并行方式通信。本申请所有实施例中，以FPGA单元与DSP单元之间采用并行方式通信为例进行说明。

如图1所示，所述通信装置包括：数字信号处理DSP单元11、现场可编程门阵列FPGA单元12和总线13，DSP单元11与FPGA单元12通过所述总线13电连接；

DSP单元11，用于通过总线13向FPGA单元12发送控制指令和待处理数据，该控制指令用于指示对待处理数据进行处理；

FPGA单元12，用于接收控制指令和待处理数据，根据控制指令在FPGA单元12中的第一存储地址中读取待处理数据，并根据该第一存储地址对待处理数据进行相应处理。