[发明专利]一种高可靠性的跨时钟域数据传输电路

摘要

一种高可靠性的跨时钟域数据传输电路。该电路包括：一位地址寄存器，地址寄存器中的值按照输入时钟域的时钟频率进行翻转；该电路包括两组N位的输入数据寄存器，根据地址寄存器中的值交替接收输入数据进行缓存，其中N为输出数据位宽；该电路包括两位读写标识寄存器，每一位对应标识一组输入数据寄存器中的数据是否为重新写入过的新数据；该电路包括一种时钟延时缓冲电路，将输出时钟域时钟缓冲出三个频率相同的数据输出操作边沿；该电路还包括一种输出控制电路，接收所述地址寄存器、数据寄存器以及读写标志寄存器中的数据，在所述的三个数据输出操作沿中的第一个操作沿准备输出数据，在第二个操作沿输出数据，在第三个操作沿复位所述读写标志寄存器的对应位，以及一组N位的输出数据寄存器，在所述数据操作边沿的第二个操作沿将输出控制电路准备的数据进行缓存输出。

主权项

一种高可靠性的跨时钟域数据传输电路，包括：一位地址寄存器，地址寄存器中的值按照输入时钟域时钟的频率进行翻转，以便标识出下一个输入时钟域时钟触发沿应该接收数据的数据寄存器； 两组N位的输入数据寄存器，按照输入时钟域时钟频率并根据地址寄存器中的值交替接收输入数据进行缓存，其中N为输入数据的位宽； 两位读写标志寄存器，每一位对应标识一组输入数据寄存器中的数据是否为重新写入过的新数据； 一种时钟延时缓冲电路，将输出时钟域时钟缓冲出三个频率相同的数据输出操作边沿； 一种输出控制电路，接收所述地址寄存器、数据寄存器以及读写标志寄存器中的数据，在所述的三个数据输出操作沿中的第一个操作沿准备输出数据，在第二个操作沿输出数据，在第三个操作沿复位所述读写标志寄存器的对应位； 一组N位的输出数据寄存器，在所述数据操作边沿的第二个操作沿将输出控制电路准备的数据进行缓存输出。