[发明专利]存储器控制器、存储装置及纠错方法无效
| 申请号： | 201210333371.2 | 申请日： | 2012-09-10 |
| 公开（公告）号： | CN103426482A | 公开（公告）日： | 2013-12-04 |
| 发明（设计）人： | 鸟井修;菅野伸一 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | G11C29/42 | 分类号： | G11C29/42 |
| 代理公司： | 北京市中咨律师事务所 11247 | 代理人： | 刘瑞东;陈海红 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供存储器控制器、存储装置及纠错方法，可根据错误的规模适当地改变用于纠错的校验位数。存储器控制器具备：按每个用户数据生成第1校验位，对2个以上的用户数据和对应的第1校验位，生成第2校验位的编码部；控制第1校验位及第2校验位向非易失存储器的写入及从非易失性存储器的读出的存储器接口部；以及使用从非易失性存储器读出的用户数据、第1校验位及第2校验位进行纠错解码处理的解码部；其中，使用第1校验位和第2校验位的两方的纠错解码处理对2个以上的用户数据、第1校验位和第2校验位具有至少A(第1校验位的纠正能力)+B(第2校验位的纠正能力)比特的纠正能力。 | ||
| 搜索关键词： | 存储器 控制器 存储 装置 纠错 方法 | ||
【主权项】：
一种控制非易失性存储器的存储器控制器，其特征在于，具备：编码部，其使用同一生成多项式对2个以上的用户数据分别进行纠错编码处理，按每个用户数据生成第1校验位，并通过对上述2个以上的用户数据和对应的上述第1校验位进行纠错编码处理，生成第2校验位；存储器接口部，其控制上述用户数据、上述第1校验位及上述第2校验位向上述非易失存储器的写入及从上述非易失性存储器的读出；以及解码部，其使用从上述非易失性存储器读出的上述用户数据、上述第1校验位及上述第2校验位进行纠错解码处理；其中，上述第1校验位的纠正能力设为A(A是1以上的整数)比特，上述第2校验位的纠正能力设为B(B是1以上的整数)比特时，使用上述第1校验位和上述第2校验位的两方的上述纠错解码处理，对上述2个以上的用户数据、对应的上述第1校验位和对应的上述第2校验位，具有至少A+B比特的纠正能力。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210333371.2/，转载请声明来源钻瓜专利网。
- 上一篇：电阻基板及滑动型可变电阻器以及电阻基板的制造方法
- 下一篇：键盘装置
