[发明专利]改善沟槽型IGBT 栅极击穿能力的制备方法无效
申请号: | 201210249970.6 | 申请日: | 2012-07-19 |
公开(公告)号: | CN103578967A | 公开(公告)日: | 2014-02-12 |
发明(设计)人: | 迟延庆 | 申请(专利权)人: | 上海华虹NEC电子有限公司 |
主分类号: | H01L21/308 | 分类号: | H01L21/308;H01L21/331 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 高月红 |
地址: | 201206 上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种改善沟槽型IGBT栅极击穿能力的制备方法,包括步骤:1)在N型硅片上淀积二氧化硅作为硬掩膜后,通过光罩定义出深沟槽的图案,刻蚀,将硬掩膜打开;2)将硬掩膜打开的区域进行湿法各向异性刻蚀;3)采用干法刻蚀,形成深沟槽;4)湿法刻蚀去除剩余的硬掩膜;5)在深沟槽内,依次沉积氧化硅和掺杂多晶硅作为栅极,然后通过光刻和刻蚀工艺形成栅极;6)在N型硅片上,形成P型区和N型区后,通过连接形成发射极;7)在硅片背面形成集电极。本发明能避免栅极加电压时电场集中,优化器件的栅极击穿能力,同时维持器件的其它电性能不变。 | ||
搜索关键词: | 改善 沟槽 igbt 栅极 击穿 能力 制备 方法 | ||
【主权项】:
一种改善沟槽型IGBT栅极击穿能力的制备方法,其特征在于,包括步骤:1)在作为衬底的N型硅片上,淀积一层二氧化硅作为硬掩膜后,通过一层光罩定义出深沟槽的图案,刻蚀,将硬掩膜打开;2)将硬掩膜打开的区域进行湿法各向异性刻蚀;3)采用干法刻蚀,形成深沟槽;4)采用湿法刻蚀,去除剩余的硬掩膜;5)在深沟槽内,依次沉积一层氧化硅和掺杂多晶硅作为栅极,然后通过光刻和干法刻蚀工艺形成栅极;6)在N型硅片上,依次利用2次离子注入分别形成P型区和N型区后,通过金属连接形成发射极;7)在整个N型硅片表面淀积一层或多层绝缘介质膜,然后通过光刻和干法刻蚀工艺形成钝化保护层;然后,将N型硅片反转,进行硅片背面减薄,硅片背面P型离子注入和蒸金,在硅片背面形成集电极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210249970.6/,转载请声明来源钻瓜专利网。
- 上一篇:一种气动升降机构
- 下一篇:一种用于双层缠绕钢丝绳的挡圈
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造