[发明专利]运算器测试系统及测试方法在审
| 申请号： | 201210224191.0 | 申请日： | 2012-06-29 |
| 公开（公告）号： | CN103513177A | 公开（公告）日： | 2014-01-15 |
| 发明（设计）人： | 林正浩 | 申请（专利权）人： | 上海芯豪微电子有限公司 |
| 主分类号： | G01R31/3177 | 分类号： | G01R31/3177 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 周耀君 |
| 地址： | 200092 上海市杨*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种运算器测试系统及测试方法，通过预期结果单元生成预期结果并将这一轮测试的预期结果提供给比较器，由此，所述预期结果单元至少仅需存储一轮测试的预期结果即可，从而减少了所述预期结果单元对预期结果的存储量。 | ||
| 搜索关键词： | 运算器 测试 系统 方法 | ||
【主权项】：
一种运算器测试系统，其特征在于，包括：控制单元、数据提供单元、第一输入单元、第二输入单元、待测运算器、预期结果单元、比较器及测试结果存储单元，其中，所述控制单元控制测试过程的进行；当进行测试时：所述数据提供单元向所述第一输入单元、第二输入单元及预期结果单元提供数据；所述第一输入单元及第二输入单元向所述待测运算器提供测试数据；所述待测运算器进行运算并将运算结果提供给比较器，所述预期结果单元生成预期结果并将这一轮测试的预期结果提供给比较器；所述比较器比较运算结果及预期结果，并将比较结果提供给测试结果存储单元。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海芯豪微电子有限公司，未经上海芯豪微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210224191.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 逻辑分析仪-201510276295.X
- 马克·杰拉尔德·拉文 - ARM有限公司
- 2015-05-26 - 2019-10-25 - G01R31/3177
- 公开了逻辑分析仪。逻辑分析仪6具有状态控制器12和分析仪电路。逻辑分析仪在可编程的触发状态序列问切换，并在每个触发状态内生成索引信号。索引信号被用于控制分析仪电路选择可编程触发状态数据的适当部分，以便对所执行的与硬件信号值的匹配操作进行配置，该硬件信号值是从经受逻辑分析仪6的分析的硬件电路4采集的。
- 提高探测信号保真度控制系统及方法、探头、逻辑分析仪-201910671895.4
- 公伟;郝春华 - 青岛汉泰电子有限公司
- 2019-07-24 - 2019-09-10 - G01R31/3177
- 本发明属于数字电路调试仪器技术领域，公开了一种提高探测信号保真度控制系统及方法、探头、逻辑分析仪，输入比较电路模块、输入增强驱动电路及单端转差分电路模块、主机、ARM处理器。本发明采用通用规格TYPE‑C线，与传统探头定制连接线相比，极大的降低了成本；支持热插拔；使用Type‑C线与主机连接的方式，正插反插都可以正常工作，使用户操作起来更方便；输入比较电路与被测电路之间的连线距离短，屏蔽性好，寄生感抗容抗等低的多，可以测量的信号带宽有了很大的提高；探头输出端采用了增强驱动的电路及差分输出方式，探头及主机之间连线可以加长一定的距离，也不会出现测试失真等问题。
- 一种基于蓝牙BLE的简易逻辑分析仪-201921075908.3
- 张艳萍;刘树超 - 山东智显光电科技有限公司
- 2019-07-11 - 2019-08-16 - G01R31/3177
- 本实用新型公开了一种基于蓝牙BLE的简易逻辑分析仪，包括MCU模块、X通道信号模块、Y通道信号模块和电源模块，MCU模块连接X通道信号模块和Y通道信号模块，电源模块连接MCU模块、X通道信号模块和Y通道信号模块，为各模块供电。具有以下优点：可利用蓝牙BLE进行无线传输，可以直接发送到用户手机APP或电脑进行显示，使用户随时随地进行时序的观察和测量，大大方便用户的使用，降低成本，同时布置灵活，使用方便，可实现12信号的存储和回放功能。
- 数字电路产品测试装置-201810007304.9
- 刘晓旭 - 中国航发商用航空发动机有限责任公司
- 2018-01-04 - 2019-07-12 - G01R31/3177
- 本发明提供一种数字电路产品测试装置，包括主控模块、输入输出模块和连接模块，该输入输出模块适于接收用户输入，并向用户输出测试结果；该连接模块适于与待测数字电路产品连接；该主控模块适于根据该用户输入生成包括多个测试信号段的测试信号，将该测试信号通过该连接模块输入该待测数字电路产品，测试信号的多个测试信号段测试待测产品多个功能。本发明提供的数字电路产品测试装置，由于能够输出包括多个测试信号段的测试信号，所以能够对具有大量功能的数字电路产品进行测试，实现对数字电路产品的复杂逻辑设计进行穷举分析。
- 一种强电逻辑检测系统及方法-201910251466.1
- 龚康伟;廖哲永;印泽南;扶胜根;孙方华 - 宁波奥克斯电气股份有限公司;奥克斯空调股份有限公司
- 2019-03-29 - 2019-06-21 - G01R31/3177
- 本发明提供了一种强电逻辑检测系统及方法，所述强电逻辑检测系统包括：强电电源(1)，用于提供强电电压；光耦电路(2)，与所述强电电源(1)连接，用于输出低电平信号和高电平信号；单片机(3)，与所述光耦电路(2)连接，用于检测所述光耦电路(2)输出的低电平信号和高电平信号，根据检测结果判断被测对象处于第一状态或者第二状态。本发明能够简化硬件电路，由此可以降低控制器成本。
- 逻辑状态判别器-201820861024.X
- 石龙涛;唐伟;周国付 - 泰州泰晶微电子有限公司
- 2018-06-05 - 2019-04-23 - G01R31/3177
- 一种逻辑状态判别器，用于数字电路的调试，其包括型号为CD4011的二输入端四与非门集成电路、双色发光二极管，二输入端四与非门集成电路中的第二与非门IC2、第三与非门IC3、第四与非门IC4构成一振荡器，振荡器的输出端接第一与非门IC1的输入端，振荡器的输出端与第一与非门IC1的输出端之间接有双色发光管，信号A和信号B分别控制第一与非门IC1和振荡器的输出，使双色发光管的发光颜色变化，通过双色发光管的颜色变化，能反应出信号A与信号B之间的4种逻辑关系，方便数字电路的调试。本逻辑状态判别器的线路结构简单，产品可制作成笔状。
- 数字组合逻辑电路输出发生线“与”短接故障的检测方法-201710033946.1
- 罗文强;王伦耀;夏银水 - 宁波大学
- 2017-01-18 - 2019-04-16 - G01R31/3177
- 本发明公开了一种数字组合逻辑电路输出发生线“与”短接故障的检测方法，其先获取两个数字组合逻辑电路各自的乘积项构成的集合；然后对全集与第一个集合进行乘积项集合之间的不相交锐积运算，对得到的结果与第二个集合进行乘积项集合之间的不相交锐积运算，对第二次得到的结果与第一次得到的结果进行乘积项集合之间的不相交锐积运算，第三次得到的结果中的乘积项作为测试输入组合；再将测试输入组合加到两个数字组合逻辑电路的输入端，判定两个数字组合逻辑电路是否发生线“与”短接故障；优点是适用于计算机快速计算实现，适合两个大的数字组合逻辑电路输出发生线“与”短接故障的检测。
- 一种FPGA芯片功能测试装置及方法-201811600702.8
- 徐展;李朝历;李想 - 中核控制系统工程有限公司
- 2018-12-26 - 2019-03-29 - G01R31/3177
- 本发明属于FPGA芯片功能测试技术领域，特别是一种能够反映FPGA功能时序仿真结果是否在真实FPGA芯片上逻辑功能相一致的FPGA芯片功能测试装置及方法。包括上位机、PXIe机箱、高速数字I/O卡、PCB板、待测FPGA芯片，上位机与PXIe机箱连接，PXIe机箱内插有高速数字I/O卡，高速数字I/O卡通过PXIe总线进行相互通信，高速数字I/O卡与PCB板连接，其中PCB板内设有芯片封装插座，待测FPGA芯片放置在PCB板芯片插座上。上位机内设有用于设定待测芯片引脚数量和引脚属性的引脚参数设定模块；用于设定高速数字I/O卡每个通道的输入和输出电压信号的配置模块。本发明可实现分布式发送和采集信号，同时测试多个芯片，并实现能反映FPGA功能仿真结果是否在真实FPGA芯片上逻辑功能相一致。
- 一种便携式简易逻辑分析仪-201820822460.6
- 张超;陈建;杨德志;刘凡晔;王春林 - 四川天微电子有限责任公司
- 2018-05-30 - 2019-02-12 - G01R31/3177
- 本实用新型公开了一种便携式简易逻辑分析仪，包括电路板组件、触摸屏、盒体和通过螺钉连接在盒体上方的框状盒盖；所述电路板组件设于盒体的内部；所述盒体的外侧壁设有接口与所述电路板组件相连；所述触摸屏设于盒盖内且与电路板组件相连，本装置将原有的按键等操作，改进为触屏操作，没有了以前的逻辑分析仪复杂的按键操作，并且由于此改进，集成的难度得到了降低，集成成本也随之降低，使用的时候，通过接头接入检测信号，然后检测信号在电路板组件中进行检测，将结果输出到触摸屏，并且可在触摸屏上选择操作，大大的简化了操作过程，使用便捷，并且体积较小方便携带。
- 用于存储器时序测试的扫描链、扫描链构建方法和相应装置-201410599243.1
- 侯吉祥;刘俐敏;王柳笛;吕寅鹏;李海龙 - 国际商业机器公司
- 2014-10-30 - 2018-08-24 - G01R31/3177
- 本发明公开了一种构建用于存储器时序测试的扫描链的方法，包括：确定存储器的输入边界寄存器，根据所述输入边界寄存器所连接到的存储器输入引脚的类型，确定所需的测试向量的数目N；基于所述数目N，布置扫描链，使得在所述扫描链中，在所述输入边界寄存器的上游且紧邻所述输入边界寄存器，存在至少(N‑1)个连续的非边界寄存器；以及设置输入边界寄存器以及(N‑1)个非边界寄存器的控制信号，使其在存储器时序测试模式下接收扫描测试输入作为测试向量。还公开了如此构建的扫描链，以及相应的装置。由此，优化了测试向量的产生和加载过程，提高了测试效率。
- 具有同步信号自校准功能的多通道逻辑分析仪-201610455295.0
- 韩熙利;杨万渝;严浩;彭雪娇 - 电子科技大学
- 2016-06-21 - 2018-08-07 - G01R31/3177
- 本发明公开了一种具有同步信号自校准功能的多通道逻辑分析仪，在多通道逻辑分析仪中增加了校准信号产生模块、通路选择模块、边沿检测模块和偏差计算模块，其中校准信号产生模块用于产生校准信号，校准信号在一次采集的校准数据存储过程中仅出现一次信号沿的跳变；通路选择模块用于进行校准模式和正常采集模式间切换；边沿检测模块对每个通道校准信号的采集数据进行边沿检测，检测得到该通道存储数据中跳变沿所在采样点在存储数据中的序号；偏差计算模块根据跳变沿采样点序号计算各个通道相对于参考通道的同步偏差值，发送给上位机用于对实际采集数据进行同步。采用本发明可以准确检测各通道间的相对同步偏差并进行修正，实现多通道间的精确同步。
- 一种摄像头模组上电时序测试装置及测试方法-201610034729.X
- 李龙 - 歌尔股份有限公司
- 2016-01-19 - 2018-07-06 - G01R31/3177
- 本发明涉及摄像头模组测试技术领域，提供一种摄像头模组上电时序测试装置及测试方法，所述摄像头模组上电时序测试装置包括若干个数据采集接口、摄像头模组上电时序信息获取模块、存储模块、数据处理单元以及通讯模块，数据处理单元将摄像头模组上电时序信息获取模块获取到的待测摄像头模组的上电时序信息存到存储模块中，同时分别计算若干个数据采集接口所采集到的待测测摄像头模组的每个电源的上电时间，并与存储模块中存储的待测摄像头模组的上电时序信息进行比较，以判定待测摄像头模组的上电时序的准确性；通讯模块输出待测摄像头模组上电时序的准确性信息，从而实现自动对待测摄像头模组上电时序的测试，操作简单，测试效率较高。
- 一种服务器逻辑控制板卡的测试板卡-201720964051.5
- 程万前 - 郑州云海信息技术有限公司
- 2017-08-03 - 2018-02-13 - G01R31/3177
- 本实用新型提供一种服务器逻辑控制板卡的测试板卡，包括测试板卡本体，所述测试板卡本体上设置有第一板卡连接器，第一板卡连接器连接有电源、按键、指示灯以及控制器，控制器连接有串口转换芯片，串口转换芯片连接有串口连接器；所述的串口连接器连接有电脑；所述的测试板卡本体通过第一板卡连接器连接到服务器逻辑控制板卡。本实用新型设计的独立测试板卡连接服务器逻辑控制板卡进行测试，实现对服务器逻辑控制板卡的逻辑功能的全面测试。
- 一种逻辑分析仪中实现毛刺检测的方法-201510557254.8
- 戴志坚;杨万渝;韩熙利;徐伟亮;严浩;褚力 - 电子科技大学
- 2015-09-02 - 2018-02-02 - G01R31/3177
- 本发明公开了一种在逻辑分析仪中实现毛刺检测的方法，通过对8倍抽点采样存储前的高采样原始数据进行异或运算来实现跳变沿检测，然后，将两个1之间0的个数等于小于6的情形，认为是毛刺，并根据这两个1对应32位采样数据所在段，将位宽为4位的毛刺数据对应位置1。这样对被测信号经过采样和两次串并转换得到的每个32位采样数据(原始数据)即8倍抽点采样存储前的高采样原始数据进行处理，实现了连续毛刺信号以及边沿毛刺信号的检测，并在数据显示过程中准确对毛刺进行标记。同时，对于500MSa/s定时分析速率来讲，2ns以下宽度的窄脉冲就认为是毛刺，并且最小可以实现250ps宽度毛刺的检测。
- 芯片自测方法及系统-201310425190.7
- 周博;郭平日;杨云 - 比亚迪股份有限公司
- 2013-09-17 - 2018-01-23 - G01R31/3177
- 本发明提出一种芯片自测方法，其中，该方法通过自测系统进行执行，该方法包括以下步骤自测系统分别生成串行调试命令时序宏定义集和测试控制方案宏定义集；自测系统获取芯片的前端逻辑信息；自测系统根据前端逻辑信息、时序宏定义集和测试控制方案宏定义集生成测试向量文件；以及自测系统通过测试机将测试向量文件写入至待测芯片，并接收测试机反馈的测试结果。本发明的芯片自测方法能够快速有效地对SOC全局地址空间验证，且操作简单、易实现，且方法具有较高的可移植性及贯通性，另外，该方法实现过程中能够节省资源，降低测试成本。本发明还提供了一种芯片自测系统。
- 一种基于多通道高精度的简易逻辑分析仪-201720310161.X
- 刘玉卓;孟瞳;师艳子 - 陕西尚品信息科技有限公司
- 2017-03-28 - 2018-01-05 - G01R31/3177
- 本实用新型公开了一种基于多通道高精度的简易逻辑分析仪，采用模块化的设计思想，所述系统包括数字信号发生器、块保持器、输入数据采集模块、中央控制器、双口RAM模块、示波器通道控制模块以及键盘模块组成，本系统中的数字信号发生器，具有预置、循环移位及重复输出的功能，同时，本设计实现了单级逻辑信号分析、存储、稳定清晰显示8路信号波形、16级逻辑门限、3级逻辑状态分析触发等功能。整个设计具有较高的性能指标，并采用LCD显示方式，友好美观。
- 一种基于TCL脚本对多路FPGA测试板上位机-201720325485.0
- 周立 - 安徽师范大学
- 2017-03-30 - 2017-12-26 - G01R31/3177
- 本实用新型公开了一种基于TCL脚本对多路FPGA测试板上位机，包括上位机外壳，所述上位机外壳下方连接有支撑底座，所述支撑底座的上表面开有固定槽，所述上位机外壳的正面镶嵌有液晶触摸屏，所述上位机外壳的内部安装有集成电路板，所述集成电路板上焊接有核心处理器，所述核心处理器连接有蓄电池，所述蓄电池的输入端连接有USB接口，所述USB接口固定在上位机外壳的侧边，核心处理器的通信端口连接有网络连接模块，信号输出端口连接有语音模块，所述核心处理器的信号输入端连接有逻辑分析仪，所述逻辑分析仪的输入端连接有多路JTAG端口和UART端口，本实用新型兼容多种方式，具有可读性强的交互界面，能够对多块测试板同时进行操作，大大提高测试效率。
- 一种高精准度数字电路调试器-201720704165.6
- 万禾湛 - 万禾湛
- 2017-06-16 - 2017-12-19 - G01R31/3177
- 本实用新型公开了一种高精准度数字电路调试器，包括调试器本体，所述调试器本体由设置在该调试器本体底部的基准计数器及设置在该基准计数器顶部的PWM信号发生器构成，且所述PWM信号发生器和基准计数器均与所述调试器本体电性连接，所述PWM信号发生器的底部设有功率变换器，且所述功率变换器与所述PWM信号发生器电性连接，该功率变换器能够快速变换高精准度数字电路调试的范围，并使用检测仪器，在缓冲寄存器在BDM调试器无效时，不会影响最终的功率器件导通，有利于控制程序来控制调节调试器中的各功能，达到对电源输出口的高精度控制，利用PWM信号发生器可实现对不同类型高精准度数字电路调试的控制。
- 一种能测试/输出的数字逻辑笔电路-201720367206.7
- 吴丽华;马志强;倪孝深;唐玉仙;刘继辉;任锁 - 哈尔滨理工大学
- 2017-04-10 - 2017-11-24 - G01R31/3177
- 本实用新型涉及一种能测试/输出的数字逻辑笔电路。它的输入电平鉴别电路（11）的一端与探头P相连，另一端分别连接低电平测试电路(12)的输入端和高电平测试电路(13)的输入端，且电路(12)的输出端和电路(13)的输出端分别与测试显示电路(14)的输入端相连。时钟脉冲产生电路(24)的输出端与四进制计数器电路(23)的输入端相连，四进制计数器电路(23)的输出端分别连接输出显示电路(21)的输入端和输出控制电路(22)的使能控制端，电路(23)的端与输出控制电路(22)的输入端相连，电路(22)的输出端分别与探头P和电路(11)的输入端相连。本实用新型用简单的数字电路，实现了一种既能测试也能输出的数字逻辑笔电路。
- 芯片的测试结构及测试方法-201410667831.4
- 李长征 - 上海华力创通半导体有限公司
- 2014-11-20 - 2017-11-14 - G01R31/3177
- 本发明涉及一种芯片的测试方法，包括根据芯片中处理单元的逻辑功能而生成测试向量；将所述测试向量固化存储于所述芯片内；通过切换操作而控制所述处理单元在工作模式和测试模式中进行切换；在所述测试模式中，调取所述测试向量并将所述测试向量传送至所述处理单元，进而控制所述处理单元进行所述逻辑功能的测试。采用芯片内集成固化存储单元和切换逻辑单元，节省了传统测试方法中的外围板，节省了向量存储单元，节约成本，缩短测试时间。
- 一种基于FPGA的逻辑分析仪-201720285293.1
- 张喆;王宏斌;李颖;马宏锋;李祥林 - 兰州工业学院
- 2017-03-22 - 2017-11-14 - G01R31/3177
- 本实用新型公开了一种基于FPGA的逻辑分析仪，包括信号发生模块、与信号发生模块相连的控制模块和与信号发生模块和所述控制模块相连的VGA显示模块；其中信号发生模块用于对系统复位信号进行异步复位和同步释放；控制模块包括时钟分频模块、与时钟分频模块相连的时钟选择模块、与时钟选择模块相连的波形数据存储模块、与波形数据存储模块相连的数据显示格式转换模块和连接显示格式转换模块的VGA接口；VGA接口连接VGA显示模块。本实用新型使用液晶显示器作为波形显示屏幕，用FPGA控制，其接口、数据传输及数据显示全是数字化工作的，实时采样波形的显示效果良好，本实用新型具有成本低、速度快、方便携带的特点。
- 一种FPGA逻辑测试结构及方法-201710500759.X
- 王子彤;姜凯;聂林川 - 济南浪潮高新科技投资发展有限公司
- 2017-06-27 - 2017-10-24 - G01R31/3177
- 本发明公开了一种FPGA逻辑测试结构及方法，包括FPGA模块，提供FPGA内部待测信号或变量；外部存储模块，连接所述FPGA模块并对来自FPGA模块的内部待测信号或变量进行存储处理；控制模块，连接所述外部存储模块，并选取存储的待测信号或变量，完成外部读取，判断FPGA模块的内部逻辑运行状态后显示。本发明的一种FPGA逻辑测试结构及方法与现有技术相比，可以方便高效地对待测信号进行跟踪观察，验证FPGA内部逻辑，极大提升项目初期及调试阶段的效率，资源占用低，相对于专用仪器，也可降低开发成本，实用性强，适用范围广泛，易于推广。
- 一种FPGA的测试装置-201510497069.4
- 滕达;毕研山;郑亮 - 浪潮集团有限公司
- 2015-08-13 - 2017-08-29 - G01R31/3177
- 本发明提供了一种FPGA的测试装置，包括控制模块、测试FPGA、被测FPGA、存储单元；所述控制模块与所述存储单元相连，用于向所述存储单元发送测试指令；所述测试FPGA与所述存储单元相连，所述测试FPGA与所述被测FPGA相连；所述测试FPGA，用于从所述存储单元中读取所述测试指令，根据所述测试指令对所述被测FPGA进行测试。提高本发明提供的一种FPGA的测试装置，能够使得测试FPGA的过程比较简单。
- 数字芯片测试仪-201621373923.2
- 肖宝森;纪艺娟;康恺;黄炳宏;李智飞;吴家浩;曾育川 - 厦门大学嘉庚学院
- 2016-12-15 - 2017-07-07 - G01R31/3177
- 本实用新型涉及一种数字芯片测试仪。包括第一主控模块、第二主控模块、键盘模块、电源模块、LCD显示模块、电平转换模块、存储模块、模拟开关模块、IC测试插座，所述第一主控模块与键盘模块、电平转换模块、LCD显示模块、存储模块连接，所述第二主控模块与模拟开关模块、IC测试插座连接，所述IC测试插座用于放置待测试芯片，所述第一主控模块与第二主控模块连接，所述电源模块用于为整个测试仪供电。本实用新型可人工输入测试芯片型号，提高测试效率；且该测试仪还采用独立电源供电，能脱机工作，方便携带。
- 一种硬件电路的在线检测逻辑单元-201510271269.8
- 俞洋;王鹤潼;滕跃;彭喜元;彭宇 - 哈尔滨工业大学
- 2015-05-25 - 2017-06-20 - G01R31/3177
- 一种硬件电路的在线检测逻辑单元，涉及逻辑单元在线检测领域。本发明是为了解决现有的查找表加上触发器的基本逻辑单元的结构缺少判断基本逻辑单元故障和对故障的应对机制，一旦发生故障，导致整个电路包括其他正常工作的基本逻辑单元都将被放弃使用，从而造成资源浪费，硬件使用率低的问题。本发明2选1的多路选择器用于根据输入的配置位，确定逻辑单元的输出，检验位生成电路将4路信息位变换为3路伯格码校验位，结合比较器判断组合逻辑功能是否有故障，异或门用于判断时序逻辑功能是否发生故障，或门用于接收时序逻辑功能故障检验结果和组合逻辑功能故障检验结果，并对其进行或逻辑，判断逻辑单元是否发生故障。它用于在线检测逻辑单元。
- 一种芯片内部逻辑验证系统和方法-201710008030.0
- 李鑫;彭红五;周饴然;向刚 - 北京航天自动控制研究所
- 2017-01-05 - 2017-05-24 - G01R31/3177
- 本发明提供了一种芯片内部逻辑验证系统，其特征在于，包括用于根据控制指令向被测芯片发送控制信号并接收被测芯片的反馈信号的主控模块、用于在被测芯片与主控模块之间进行电平转换的电平转换模块、至少一个用于连接被测芯片的I/O模块；其中所述I/O模块通过电平转换模块连接所述主控模块。上述技术方案能够针对可编程芯片内部逻辑的测试验证，该装置的投入可以对芯片进行批量的测试验证，减少了操作人员的工作量，提高了测试效率和测试覆盖率。
- 在运行时间期间支持逻辑自测试模式引入的扫描链电路-201621031490.2
- B·费尔 - 意法半导体（格勒诺布尔2）公司
- 2016-08-31 - 2017-04-26 - G01R31/3177
- 本公开涉及在运行时间期间支持逻辑自测试模式引入的扫描链电路。具体地，一种用于测试组合逻辑电路的扫描链包括连接至组合逻辑电路的触发器的第一扫描链路径以用于在组合逻辑电路的运行时间期间的功能模式操作。触发器的第二扫描链路径也连接至组合逻辑电路并且支持移位模式和捕捉模式二者。当第一扫描链路径连接至组合逻辑电路以用于功能模式操作时，第二扫描链路径在移位模式下操作。第二扫描链然后在运行时间中断时连接至组合逻辑电路，并且在捕捉模式下操作以向组合逻辑电路施加测试数据。
- 基于位流回读的FPGA测试平台-201510589818.6
- 张洪 - 张洪
- 2015-09-17 - 2017-03-29 - G01R31/3177
- 本发明基于Xilinx公司FPGA的边界扫描和位流回读功能，具备位流分析能力。整个测试系统除了JTAG接口以外都在计算机中完成。该测试系统不受FPGA外部IOB管脚数目的限制，通过边界扫描直接施加测试激励，将回收测试响应的节点内置到D触发器和LUT，可大大节省FPGA资源的占用和人工成本，同时位流回读和位流解析可以更精确地实现故障的检测和定位。
- 一种电能计量芯片的验证方法-201310754937.3
- 黄苏芳;杨昆;孔泉 - 杭州万高科技股份有限公司
- 2013-12-31 - 2017-02-22 - G01R31/3177
- 本发明公开了一种电能计量芯片的验证方法，通过获取测试向量信息，根据该信息对待测芯片进行配置，并获取测试向量对应的测试数据，根据测试数据与参考结果进行比较，得到比较结果，根据比较结果判断实时待测芯片是否正常。本方案通过自动读取测试向量，自动配置芯片，自动比较测试结果，实现了电能计量芯片验证的自动化，提高了芯片验证的速度及准确性，避免了人工比较的过程，减轻了技术人员的劳动量，提高了工作效率，进一步加快了电能计量芯片上市的速度。
- 逻辑分析仪及其探棒-201510243974.7
- 郑秋豪 - 孕龙科技股份有限公司
- 2015-05-14 - 2017-01-04 - G01R31/3177
- 一种逻辑分析仪，包含一探棒、一第一传输线、一显示屏、一第二传输线以及一主机。其中，该探棒用以接抵于一待测物上，以撷取该待测物输出的数字信号。该第一传输线电性连接该探棒。该显示屏设置于该探棒上。该第二传输线电性连接该显示屏。该主机电性连接该第一传输线以及该第二传输线，并供与一计算机电性连接，并用通过该第一传输线接收该探棒撷取的数字信号，并分析该数字信号，且于分析后，将分析结果传输至该计算机上显示，同时将部分所设定的参数信息通过该第二传输线传导至该显示屏上显示。
- 专利分类
