[发明专利]自对准多重图形化的掩膜层及其形成方法无效
| 申请号： | 201210214129.3 | 申请日： | 2012-06-26 |
| 公开（公告）号： | CN103515197A | 公开（公告）日： | 2014-01-15 |
| 发明（设计）人： | 吴汉明;洪中山 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/027 | 分类号： | H01L21/027;G03F7/00 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种自对准多重图形化的掩膜层及其形成方法，所述形成方法包括：提供半导体衬底，在所述半导体衬底表面形成待刻蚀材料层；在所述待刻蚀材料层表面形成牺牲材料层；对所述牺牲材料层进行刻蚀，形成牺牲层，所述靠近待刻蚀材料层的牺牲层的尺寸小于远离待刻蚀材料层的牺牲层的尺寸；在所述牺牲层侧壁表面形成侧墙，从待刻蚀材料层表面到远离待刻蚀材料层表面，所述侧墙两侧的侧壁向侧墙中间位置倾斜。由于所述侧墙两侧的侧壁都向侧墙中间位置倾斜，使得由于侧墙两侧的侧墙的剖面形状相同，使得后续利用所述侧墙为掩膜刻蚀形成的待刻蚀材料层的侧壁形貌相同，不会影响后续形成的半导体器件的电学性能。 | ||
| 搜索关键词： | 对准 多重 图形 掩膜层 及其 形成 方法 | ||
【主权项】：
一种自对准多重图形化的掩膜层的形成方法，其特征在于，包括：提供半导体衬底，在所述半导体衬底表面形成待刻蚀材料层；在所述待刻蚀材料层表面形成牺牲材料层；对所述牺牲材料层进行刻蚀，形成牺牲层，所述靠近待刻蚀材料层的牺牲层的尺寸小于远离待刻蚀材料层的牺牲层的尺寸；在所述待刻蚀材料层和牺牲层表面形成硬掩膜材料层；对所述硬掩膜材料层进行无掩膜刻蚀，在所述牺牲层侧壁表面形成侧墙，从待刻蚀材料层表面到远离待刻蚀材料层表面，所述侧墙两侧的侧壁向侧墙中间位置倾斜；去除所述牺牲层，所述侧墙作为自对准多重图形化的掩膜层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210214129.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种新型收割机用碎草装置
- 下一篇：一种促进根系生长的肥料的使用方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
