[发明专利]一种LDMOS阵列的仿真方法

摘要

本发明公开了一种LDMOS阵列的仿真方法，针对该种LDMOS版图阵列结构，根据版图中可变宽度的尺寸Wy和拱形门个数N，建立了一宏模型，该宏模型中内嵌了该种LDMOS的漏端漂移区的总等效宽度的计算公式，并内嵌了等效沟道宽度为该种LDMOS的漏端漂移区的总等效宽度的LDMOS子电路模型，使用户仅需输入版图中的局部可调节变量，即可自动计算该LDMOS阵列的漏端漂移区的总等效宽度，并且输出该LDMOS阵列对应的仿真电特性结果，同时又在模型中添加了修正参数，通过拟合的方式提高了模型灵活性和精度，使设计者非常方便的仿真该种LDMOS阵列不同尺寸的情况下的电流，提高了设计效率。

主权项

一种LDMOS阵列的仿真方法，该种LDMOS阵列，是由多个单个的LDMOS并联而成；该种LDMOS阵列，包括漏端漂移区、漏端金属层、N个拱形门、N+1排纵向漏端接触孔、N+2排纵向源端接触孔，N为大于等于2的整数；相邻两排纵向漏端接触孔顶端之间分别设置有一个拱形门，各拱形门的底端齐平；N+1排纵向漏端接触孔沿纵向分布在漏端漂移区内并且等间隔；N+1排纵向漏端接触孔由一排缩短纵向漏端接触孔和N排常规纵向漏端接触孔组成；缩短纵向漏端接触孔底端到拱形门的底端的最短距离等于常规纵向漏端接触孔底端到拱形门的底端的最短距离，各常规纵向漏端接触孔底端到拱形门的底端的最短距离相等；漏端金属层覆盖在漏端接触孔和拱形门上方，漏端金属层的上端角部为弧形；相邻两排纵向源端接触孔之间的漏端漂移区的长度相等；该种LDMOS阵列的仿真方法，其特征在于，包括以下步骤：一.构建数学式：Wt=(2*Wy*(N+1)‑2*W2)+(2*W1)+(2*(N‑1)*Wx)+(2*Wf)    公式1；其中Wt为该种LDMOS阵列的漏端漂移区的总等效宽度，Wy为该种LDMOS阵列的拱形门底端到常规纵向漏端接触孔的底端的最短距离，N为拱形门的数量，Wx为相邻两排纵向源端接触孔之间的漏端漂移区的长度，W1为拱形门底端至漏端金属层的上端弧形角部的圆弧起始段的垂直距离，W2为常规纵向漏端接触孔底端到拱形门的底端的最短距离减去缩短纵向漏端接触孔底端到拱形门的底端的最短距离的差，Wf为修正参数；二．建立一LDMOS子电路模型，该LDMOS子电路模型的等效沟道宽度为公式1定义的Wt；三．建立一宏模型，所述LDMOS子电路模型内嵌在该宏模型中，该宏模型以Wy、N为变量；四.利用所述宏模型，通过改变Wy、N的值，由内嵌在该宏模型中的所述LDMOS子电路模型，对各种拱形门底端到常规纵向漏端接触孔的底端的最短距离、各种拱形门的数量的该种LDMOS阵列进行仿真。