[发明专利]一种LDMOS阵列的仿真方法

说明书

技术领域

本发明涉及半导体仿真测试技术，特别涉及一种LDMOS阵列的仿真方法。

背景技术

LDMOS(Lateral Diffused Medal 0xide Semiconductor，横向扩散金属氧化物半导体)在模拟电路中的电源电路设计中有着广泛的应用，LDMOS能够耐高压并且能够通过阵列排布提供非常大的驱动电流，在电路设计时，在版图上将LDMOS进行有技巧的排列后会得到一种特殊的阵列结构，而设计者针对这种阵列结构会作为独立的单元库去调用。

常见的一种LDMOS阵列的结构如图1、图2所示，该种LDMOS阵列由许多单个的LDMOS并联而成，该种LDMOS阵列包括漏端漂移区15、漏端金属层14、N个拱形门13、N+1排纵向漏端接触孔11、N+2排纵向源端接触孔10、一源端焊垫（PAD）20，N为大于等于2的正整数；

相邻两排纵向漏端接触孔11顶端之间分别设置有一个拱形门13，各拱形门13的底端齐平；

N+1排纵向漏端接触孔11沿纵向分布在漏端漂移区15内并且等间隔；

N+1排纵向漏端接触孔由一排缩短纵向漏端接触孔和N排常规纵向漏端接触孔组成；缩短纵向漏端接触孔的底端下方形成有一源端焊垫（PAD）20，缩短纵向漏端接触孔底端到拱形门13的底端的最短距离短于常规纵向漏端接触孔底端到拱形门13的底端的最短距离，各常规纵向漏端接触孔底端到拱形门13的底端的最短距离相等；

漏端金属层14覆盖在漏端接触孔和拱形门13上方，因为连线需要拐弯，漏端金属层14的上端角部为弧形；

相邻两排纵向源端接触孔10之间的漏端漂移区15的长度相等；

图2和图1结构一样但是拱形门个数N不同,图1中的该种LDMOS阵列的拱形门13个数N为3,图2中的该种LDMOS阵列的拱形门13个数N为4。

该LDMOS阵列的源端接触孔10分别通过版图拼凑后由源端焊垫（PAD）引出，Wy为该种LDMOS阵列的拱形门底端到常规纵向漏端接触孔的底端的最短距离，Wy是版图中已定义的局部可调节变量，图中拱形门13中间为镂空并生长有场氧化层，目的是减少漏端寄生电阻，拱形门个数N为版图中已定义的整数变量。

该种LDMOS阵列的结构，受拱形门13及漏端金属层14的影响，在版图的拱形门13之上的LDMOS的漏端漂移区15形状比较特殊，电流从漏端流到源端的分布不均匀，因此该区域的该种LDMOS阵列的漏端漂移区的等效宽度较难计算。而且，拱形门的个数N不同，该种LDMOS阵列的漏端漂移区的总等效宽度也不同。

由于无法精确计算该种LDMOS阵列的漏端漂移区的总等效宽度，难以为该种LDMOS阵列作仿真。

发明内容

本发明要解决的技术问题是提供一种LDMOS阵列的仿真方法，便于对该种LDMOS阵列的进行仿真。

为解决上述技术问题，本发明提供了一种LDMOS阵列的仿真方法，该种LDMOS阵列，是由多个单个的LDMOS并联而成；

该种LDMOS阵列，包括漏端漂移区、漏端金属层、N个拱形门、N+1排纵向漏端接触孔、N+2排纵向源端接触孔，N为大于等于2的整数；

相邻两排纵向漏端接触孔顶端之间分别设置有一个拱形门，各拱形门的底端齐平；

N+1排纵向漏端接触孔沿纵向分布在漏端漂移区内并且等间隔；

N+1排纵向漏端接触孔由一排缩短纵向漏端接触孔和N排常规纵向漏端接触孔组成；

缩短纵向漏端接触孔底端到拱形门的底端的最短距离等于常规纵向漏端接触孔底端到拱形门的底端的最短距离，各常规纵向漏端接触孔底端到拱形门的底端的最短距离相等；

漏端金属层覆盖在漏端接触孔和拱形门上方，漏端金属层的上端角部为弧形；

相邻两排纵向源端接触孔之间的漏端漂移区的长度相等；

该种LDMOS阵列的仿真方法，包括以下步骤：

一.构建数学式：

Wt=(2*Wy*(N+1)-2*W2)+(2*W1)+(2*(N-1)*Wx)+(2*Wf)    公式1；