[发明专利]数据多级流水算法模块中的RAM分布结构有效
| 申请号： | 201210154220.0 | 申请日： | 2012-05-18 |
| 公开（公告）号： | CN102681796A | 公开（公告）日： | 2012-09-19 |
| 发明（设计）人： | 黄扬帆;施志勇;刘然;田逢春;甘平;刘艳飞;邓敏军;谭伟敏;林健 | 申请（专利权）人： | 重庆大学 |
| 主分类号： | G06F3/06 | 分类号： | G06F3/06;G06F9/38 |
| 代理公司： | 重庆大学专利中心 50201 | 代理人： | 唐开平 |
| 地址： | 400044 *** | 国省代码： | 重庆;85 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种应用于数据多级流水处理过程中的RAM存储器。它包括有按各级流水算法模块划分的相应RAM块区，用于存储前一级算法输出供后一级算法使用的中间处理结果数据的缓存Buffer和用于存储最后一级算法输出数据的RAM0块区三部分，其特征在于：各级RAM块区分为算法片区和传递片区，各算法片区提供相应算法模块所需原始数据的读/写操作，各传递片区一方面存储从前一级传递片区传送来的原始数据，另一方面向下一级算法片区和传递片区传送原始数据，其中第一级的算法片区和传递片区的原始数据由DDR传送输入，最后一级RAM块区仅有算法片区，最后一级算法输出的数据经由RAM0块区传送至DDR。本发明具有如下的优点：能减少对DDR的读/写次数，降低DDR带宽需求。 | ||
| 搜索关键词： | 数据 多级 流水 算法 模块 中的 ram 分布 结构 | ||
【主权项】：
数据多级流水算法模块中的RAM分布结构，包括有按各级流水算法模块划分的相应RAM块区，用于存储前一级算法输出供后一级算法使用的中间处理结果数据的缓存Buffer，以及用于存储最后一级算法输出数据的RAM0块区三部分，其特征在于：各级RAM块区分为算法片区和传递片区，各算法片区提供相应算法模块所需原始数据的读/写操作，各传递片区一方面存储从前一级传递片区传送来的原始数据，另一方面向下一级算法片区和传递片区传送原始数据，其中第一级的算法片区X1和传递片区Y1的原始数据由DDR传送输入，最后一级RAM块区仅有算法片区，最后一级算法输出的数据经由RAM0块区传送至DDR。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于重庆大学，未经重庆大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210154220.0/，转载请声明来源钻瓜专利网。
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
