[发明专利]一种功能可配置的数字信号处理单元在审
申请号: | 201210140413.0 | 申请日: | 2012-05-07 |
公开(公告)号: | CN103389903A | 公开(公告)日: | 2013-11-13 |
发明(设计)人: | 史小龙;王新安;雍珊珊;张芳妮;刘彬;张兴 | 申请(专利权)人: | 北京大学深圳研究生院 |
主分类号: | G06F9/445 | 分类号: | G06F9/445 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 518055 广东省*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提出一种用于可重构算子阵列的功能可配置的数字信号处理单元,包括:配置信息寄存器;输入数据符号处理及位扩展单元;输出数据符号处理及分割单元;操作数分配单元;三组用于流水化的寄存器组;三组可配置的加法器组和三组可配置的移位器组。所述功能可配置的数字信号处理单元能实现的功能包括:无符号加法、有符号加法、减法、无符号累加、有符号累加、累减、无符号乘法、有符号乘法、逻辑移位、算数移位、移位加、移位减。本发明以较小的面积代价得到功能扩展的数字信号处理单元,从而提高了其在可重构算子阵列中的利用率,减少了冗余的可能;同时在一些情况下降低了互联需求,从而提高了可重构算子阵列整体的面积利用率,提高效率。 | ||
搜索关键词: | 一种 功能 配置 数字信号 处理 单元 | ||
【主权项】:
一种功能可配置数字信号处理单元,包括:配置信息寄存器;输入数据符号处理及位扩展单元;输出数据符号处理及分割单元;操作数分配单元;第一级寄存第二级寄存和输出寄存三组寄存器组;可配置的加法器组和可配置的移位器组。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京大学深圳研究生院,未经北京大学深圳研究生院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210140413.0/,转载请声明来源钻瓜专利网。
- 上一篇:一种分布式日志采集服务器的实现方案
- 下一篇:一种消振装置