[发明专利]一种形成双应力刻蚀阻挡层及前金属介电质层的方法有效
| 申请号： | 201210064639.7 | 申请日： | 2012-03-13 |
| 公开（公告）号： | CN102610571A | 公开（公告）日： | 2012-07-25 |
| 发明（设计）人： | 徐强 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238 |
| 代理公司： | 上海新天专利代理有限公司 31213 | 代理人： | 王敏杰 |
| 地址： | 201210 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明一种形成双应力刻蚀阻挡层及前金属介电质层的方法，包括：NMOS与PMOS晶体管区域的衬底，其中，还包括在NMOS区域沉积具有拉应力的前金属介电质层，而在PMOS区域沉积具有压应力的前金属介电质层。通过本发明一种形成双应力刻蚀阻挡层及前金属介电质层的方法，有效地使所形成的前金属介电质层的工艺过程变得简单；同时有利于提高NMOS以及PMOS的载流子迁移率，从而提高半导体器件的性能。 | ||
| 搜索关键词： | 一种 形成 应力 刻蚀 阻挡 金属 介电质层 方法 | ||
【主权项】：
一种形成双应力刻蚀阻挡层及前金属介电质层的方法，包括：NMOS与PMOS晶体管区域的衬底，其特征在于，还包括以下工艺步骤：步骤一，首先在 NMOS与PMOS区域的衬底上沉积缓冲层，其次在所沉积的缓冲层的上表面沉积高拉应力阻挡层，最后在高拉应力阻挡层上表面沉积HARP薄膜；步骤二，在所述NMOS区域上方的HARP薄膜上表面沉积拉应力前金属介电质层；步骤三，对所述PMOS区域的上方进行光刻，直至露出PMOS区域，之后去除NMOS区域上方HARP薄膜上表面的拉应力前金属介电质层；步骤四，在所述NMOS上方HARP薄膜上表面以及PMOS区域上表面沉积高压力刻蚀阻挡层；步骤五，在PMOS区域上的高压力刻蚀阻挡层上表面沉积压应力前金属介电质层；步骤六，对压应力前金属介电质层以及下表面的高压力阻挡层进行化学机械研磨直至将覆盖于HARP薄膜上高压力阻挡层完全去除。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210064639.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
