[发明专利]阵列基板的制造方法有效
申请号: | 201110301474.6 | 申请日: | 2011-09-28 |
公开(公告)号: | CN102655116A | 公开(公告)日: | 2012-09-05 |
发明(设计)人: | 刘圣烈;宋泳锡;崔承镇 | 申请(专利权)人: | 京东方科技集团股份有限公司 |
主分类号: | H01L21/77 | 分类号: | H01L21/77;G02F1/1362;G02F1/1368 |
代理公司: | 北京中博世达专利商标代理有限公司 11274 | 代理人: | 申健 |
地址: | 100015 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种阵列基板的制造方法,涉及液晶显示技术领域,解决了现有技术中制造阵列基板的5掩膜技术仍然成本较高的问题。本发明实施例提供的阵列基板的制造方法中,由于使用了灰阶掩膜版,使得图案化像素电极和源/漏电极时,仅需要使用一个掩膜版,另外,图案化有源层、栅极绝缘层及栅电极时也仅使用了一个掩膜版,并在同一个刻蚀步骤中形成了有源层、栅极绝缘层及栅电极,使得整个阵列基板的制造过程中,仅使用了两个掩膜版,相比于现有的5掩膜技术进一步降低了阵列基板的制造成本。 | ||
搜索关键词: | 阵列 制造 方法 | ||
【主权项】:
一种阵列基板的制造方法,其特征在于,包括:步骤一、在衬底上形成氧化铟锡薄膜及源/漏金属层;步骤二、使用灰阶掩膜版在完成所述步骤一的所述衬底上形成图案化的第一光刻胶层,所述第一光刻胶层包括具有第一厚度的完全保留区及具有第二厚度的部分保留区,所述第一厚度大于所述第二厚度;步骤三、对完成所述步骤二的所述衬底进行刻蚀,以形成对应于所述完全保留区形状的源/漏电极,以及形成对应于所述部分保留区形状的像素电极;步骤四、在形成有所述源/漏电极及所述像素电极的所述衬底上形成半导体层、绝缘层及栅极金属层;步骤五、使用常规掩膜版在完成所述步骤四的所述衬底上形成图案化的第二光刻胶层;步骤六、对完成所述步骤五的所述衬底进行刻蚀,以去除未被所述第二光刻胶层覆盖的所述半导体层、所述绝缘层及所述栅极金属层,以形成图案化的有源层、栅极绝缘层及栅电极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司,未经京东方科技集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110301474.6/,转载请声明来源钻瓜专利网。
- 上一篇:一种圈梁钢筋辅助绑扎工具
- 下一篇:一种用于混凝土泵车的转塔及混凝土泵车
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造