[发明专利]一种有效减少静电放电保护电路面积的工艺集成方法

摘要

本发明一种有效减少静电放电保护电路面积的工艺集成方法解决了现有技术中静电放电大电阻区域对于面积需求较大的问题，本发明将金属氧化物阻挡区域（SAB）模块提前到源漏区注入之前完成，从而在ESD器件的漏端-需要大电阻以保证多指结构均匀导通-在SAB存在的区域避免了源/漏区域（S/D）的注入，从而加大了该区域的方块电阻，在总电阻需求一定的情况下，该方法由于大电阻区域方阻的增加，可以大大的减少电阻对于面积的需求。

主权项

一种有效减少静电放电保护电路面积的工艺集成方法，在一硅基板上形成多个多晶栅极，一间隔区覆盖在硅基板上，且将多个多晶栅极全部覆盖，其特征在于，包括以下步骤：    步骤a：将覆盖在硅基板及多个多晶栅极上的间隔层刻蚀去除；    步骤b：进行金属氧化物阻挡区域模块工艺，形成金属氧化物阻挡区域，使金属氧化物阻挡区域将靠近栅极的部分轻掺杂源漏区域的漏端覆盖；    步骤c：进行源/漏区域的离子注入；    步骤d：在硅衬底上未被金属硅化物阻挡层覆盖的区域以及栅极上方形成硅化物；步骤e：在硅衬底上淀积形成介质层，介质层将多晶栅极及金属氧化物区域覆盖；    步骤f：刻蚀形成多个止于源区或漏区的通孔。