[发明专利]指令执行方法、存储器控制器与存储器储存装置

摘要

本发明提出一种指令执行方法、存储器控制器与存储器储存装置。本方法包括，在执行数据合并操作期间，从主机系统接收写入指令与对应这写入指令的写入数据。本方法也包括，将写入数据暂存于缓冲存储器中并且在一延迟时间点传送响应信息给主机系统，其中延迟时间点是以完成将写入数据暂存于缓冲存储器的时间点加上虚拟延迟时间来设定。基此，本方法可有效地平均对应在执行数据合并操作期间所执行的写入指令的响应时间，由此缩短最大存取时间。

主权项

一种指令执行方法，用于一存储器储存装置，其中该存储器储存装置具有一缓冲存储器与一可复写式非易失性存储器模组，该可复写式非易失性存储器模组具有多个实体区块，该些实体区块被逻辑地至少被分组为一数据区与一闲置区，并且该数据区的该些实体区块被映射至多个逻辑区块，该指令执行方法包括：对该些逻辑区块之中的一第一逻辑区块执行一数据合并操作，其中在该数据合并操作中属于该第一逻辑区块的有效数据会被复制到从该闲置区的该些实体区块中提取的一第一实体区块并且该第一实体区块具有多个实体页面；在执行该数据合并操作期间，从一主机系统接收一写入指令与对应该写入指令的一写入数据；判断该第一实体区块的该些实体页面之中已被写入数据的多个实体页面的一数目是否大于一预设实体页面数目；以及当该第一实体区块的该些实体页面之中已被写入数据的该些实体页面的数目非大于该预设实体页面数目时，将该写入数据暂存于该缓冲存储器中并且在一延迟时间点传送一响应信息给该主机系统，其中该延迟时间点是以完成将该写入数据暂存于该缓冲存储器的一时间点加上一虚拟延迟时间来设定并且该响应信息用以告知该写入指令已被完成。