[发明专利]一种双功率时钟三值钟控绝热逻辑电路

摘要

本发明公开了一种双功率时钟三值钟控绝热逻辑电路，包括设置有信号输入端、反信号输入端、信号输出端、反信号输出端、第一采样节点、第二采样节点、第一功率时钟端和钟控时钟端的钟控传输门绝热逻辑基本电路及四个具有自举效应的NMOS管，第一NMOS管的漏极与第二NMOS管的源极相连接，第三NMOS管的漏极与第四NMOS管的源极相连接，第一NMOS管的源极与第三NMOS管的源极并接于第二功率时钟端，第二NMOS管的漏极与信号输出端相连接，第四NMOS管的漏极与反信号输出端相连接，第三NMOS管的栅极与第二NMOS管的栅极并接于第一采样节点，第一NMOS管的栅极与第四NMOS管的栅极并接于第二采样节点，与三值DPL缓冲/反相电路相比平均功耗节约可达72％。

主权项

1、一种双功率时钟三值钟控绝热逻辑电路，包括一个钟控传输门绝热逻辑基本电路，所述的钟控传输门绝热逻辑基本电路设置有信号输入端、反信号输入端、信号输出端、反信号输出端、第一采样节点、第二采样节点、第一功率时钟端和钟控时钟端，其特征在于该电路还包括四个具有自举效应的NMOS管即第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管，所述的第一NMOS管的漏极与所述的第二NMOS管的源极相连接，所述的第三NMOS管的漏极与所述的第四NMOS管的源极相连接，所述的第一NMOS管的源极与所述的第三NMOS管的源极并接于第二功率时钟端，所述的第二NMOS管的漏极与所述的信号输出端相连接，所述的第四NMOS管的漏极与所述的反信号输出端相连接，所述的第三NMOS管的栅极与所述的第二NMOS管的栅极并接于所述的第一采样节点，所述的第一NMOS管的栅极与所述的第四NMOS管的栅极并接于所述的第二采样节点。