[发明专利]带有胞间平衡电阻的大栅宽SiC MESFET制作方法有效
| 申请号： | 200910075552.8 | 申请日： | 2009-09-28 |
| 公开（公告）号： | CN101692427A | 公开（公告）日： | 2010-04-07 |
| 发明（设计）人： | 默江辉;李亮;王勇;李静强;冯震;高学邦;吴洪江 | 申请（专利权）人： | 中国电子科技集团公司第十三研究所 |
| 主分类号： | H01L21/50 | 分类号： | H01L21/50;H01L21/48;H01C17/00;H01L21/60 |
| 代理公司： | 石家庄国为知识产权事务所 13120 | 代理人： | 李荣文 |
| 地址： | 050035 河北*** | 国省代码： | 河北;13 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种带有胞间平衡电阻的大栅宽SiC MESFET制作方法，主要在SiC MESFET制作过程中，加入胞间平衡电阻的制作步骤，最终在大栅宽SiC MESFET管芯的输入输出端各设置一个胞间平衡电阻。该胞间平衡电阻的制作方法简单，易于加工，在SiC MESFET制作过程中引入胞间平衡电阻后，可以提高SiC MESFET的成品率，能制造出性能稳定，可靠性高的大栅宽SiC MESFET，从而提高SiC MESFET的输出功率。 | ||
| 搜索关键词： | 带有 平衡 电阻 大栅宽 sic mesfet 制作方法 | ||
【主权项】：
一种带有胞间平衡电阻的大栅宽SiC MESFET制作方法，该方法中包括SiC MESFET器件的加工工序：其特征在于胞间平衡电阻由介质基片(2)、介质基片上表面形成并相互连接的键合引线压焊区(1)和薄膜电阻区(3)以及下表面形成金属底层(4)，该胞间平衡电阻的制作步骤如下：①对介质基片(2)进行清洗。②在介质基片(2)上下表面制作规定厚度的金属层；③按照规定的精度制作键合引线压焊区(1)及下表面金属底层(4)。④制作宽度、长度、薄膜厚度符合设计要求的薄膜电阻区(3)图形。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第十三研究所，未经中国电子科技集团公司第十三研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910075552.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种基于界面纳米结构的异质外延生长工艺
- 下一篇：铜包铝软电缆及其制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
