[实用新型]基于ARM9核微处理器的列车控制装置无效
申请号: | 200720012261.0 | 申请日: | 2007-05-24 |
公开(公告)号: | CN201044048Y | 公开(公告)日: | 2008-04-02 |
发明(设计)人: | 于跃;吴涛;张福景;王忠福;任宝兵 | 申请(专利权)人: | 谢步明 |
主分类号: | G05B19/042 | 分类号: | G05B19/042;G05B15/02;B61C17/00 |
代理公司: | 大连东方专利代理有限责任公司 | 代理人: | 安宝贵 |
地址: | 116022辽宁省大连市沙河口*** | 国省代码: | 辽宁;21 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本实用新型公开了一种基于ARM9核微处理器的列车控制装置,其特征在于包括核心处理器、外围配置电路和总线接口电路。核心处理器负责系统的中央处理功能;外围配置电路为核心处理器提供程序运行存贮空间、工作电压和实时时间基准;总线接口电路为核心处理器提供MVB、以太网、USB、CAN、RS232和RS485总线接口。本实用新型既具有MVB过程数据功能、消息数据功能和总线管理功能,完成MVB四类设备功能,也具有列车牵引/制动控制、定速控制、逻辑控制和故障数据记录功能。本设备可广泛应用于铁路列车、地铁列车和城市轨道交通车辆等实时性要求较高、能够自动编组的工业控制领域。 | ||
搜索关键词: | 基于 arm9 微处理器 列车 控制 装置 | ||
【主权项】:
1.一种基于ARM9核微处理器的列车控制装置,其特征在于包括由32位ARM9处理器并内嵌以太网、USB、RS232和/或RS485控制器构成的核心处理器(1)、由实时时钟电路、FLASH器件、SDRAM器件和电源管理电路构成的外围配置电路(2)和由RAM、MVBC协议控制器、MVB桥电路、以太网物理收发器、USB主接口、FPGA、CAN协议控制器、CAN收发器、RS232收发器和RS485收发器构成的总线接口电路(3),其中所述的核心处理器(1)负责系统的中央处理功能;外围配置电路(2)为核心处理器提供程序运行存贮空间、工作电压和实时时间基准;总线接口电路(3)为核心处理器(1)提供MVB、以太网、USB、CAN、RS232和RS485总线接口;所述列车控制装置不仅完成MVB四类设备功能,还完成列车牵引\制动控制、定速控制、逻辑控制和故障数据记录功能。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于谢步明,未经谢步明许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200720012261.0/,转载请声明来源钻瓜专利网。
- 上一篇:快速变速机构
- 下一篇:复合密封型带烧机台车