[发明专利]一种比特加扰并行处理方法和装置无效
| 申请号： | 200710086763.2 | 申请日： | 2007-03-15 |
| 公开（公告）号： | CN101022283A | 公开（公告）日： | 2007-08-22 |
| 发明（设计）人： | 赵延宾;陈月峰;范丽珍 | 申请（专利权）人： | 中兴通讯股份有限公司 |
| 主分类号： | H04B1/707 | 分类号： | H04B1/707;H04Q7/22 |
| 代理公司： | 北京安信方达知识产权代理有限公司 | 代理人： | 龙洪;霍育栋 |
| 地址： | 518057广东省深圳市南山*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种比特加扰并行处理方法和装置，适用于宽带码分多址系统的高速下行分组接入领域，将比特加扰扰码的取值扩展到负无穷大；再将16比特相位值存储器中的比特加扰扰码序列对应的相位值向负无穷大方向移动M个相位，并进行存储，其中M为第一个并行数据序列中位于低比特的无效比特数；输入并行数据序列，利用移动后的比特加扰扰码序列与所述并行数据序列完成加扰操作。本发明通过在扰码序列前插入部分多余相位的方式，使得不再需要原有装置中对齐数据或者对齐扰码序列时必须使用的N个N选1的数据选择器单元，而只需要16个二选一的选择器，从而降低比特加扰并行处理结构的复杂度。 | ||
| 搜索关键词： | 一种 比特 并行 处理 方法 装置 | ||
【主权项】：
1、一种比特加扰并行处理方法，适用于宽带码分多址系统的高速下行分组接入领域，其特征在于，包括以下步骤：A、将比特加扰扰码的取值扩展到负无穷大；B、将16比特相位值存储器中的初始相位值向负无穷大方向移动M个相位，并进行存储，其中M为第一个并行数据序列中位于低比特的无效比特数；C、输入并行数据序列，利用移动后的比特加扰扰码序列与所述并行数据序列完成加扰操作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中兴通讯股份有限公司，未经中兴通讯股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710086763.2/，转载请声明来源钻瓜专利网。
