[发明专利]通过周期分布时间的资源管理有效
| 申请号： | 200680017363.X | 申请日： | 2006-04-14 |
| 公开（公告）号： | CN101501676A | 公开（公告）日： | 2009-08-05 |
| 发明（设计）人： | G·克里萨瑟科普洛斯;D·M·格雷三世 | 申请（专利权）人： | 微软公司 |
| 主分类号： | G06F15/173 | 分类号： | G06F15/173 |
| 代理公司： | 上海专利商标事务所有限公司 | 代理人： | 陈 斌 |
| 地址： | 美国华*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了用于在分布式网络中提供资源管理的系统和方法。网络中设备的松散集合可能不了解其它设备的功率限制。壁式电源供电设备通常具有与电池供电移动设备显著不同的电源设置。本发明可用来从属于负责了解网络上的每个设备(或节点)的本地资源需求的本地服务。在这种分布式时间系统中，特定时域中的所有服务可加速、减速或完全停止。 | ||
| 搜索关键词： | 通过 周期 分布 时间 资源管理 | ||
【主权项】：
1. 一种用于管理由网络上的设备使用的资源的系统，所述系统包括：分布式时钟服务，它保持与网络上的设备所使用的资源相关联的时域；以及资源利用协调器，它引发所述分布式时钟服务来改变所述时域以便改变所述设备使用所述资源的速率。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于微软公司，未经微软公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200680017363.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 使用区块链储存交易记录的电子交易系统和电子交易方法-201880018017.6
- C·S·吴;C-W·余 - 大羚羊区块链金融科技股份有限公司
- 2018-07-25 - 2019-11-08 - G06F15/173
- 本发明关于一种使用区块链储存交易记录的电子交易系统。电子交易系统包括运算装置。运算装置包含确认模块、处理模块及广播模块，并且区块链包括复数个连接到运算装置的用户节点。确认模块根据交易事件产生通知信息，通知信息被发送至第一用户节点与第二用户节点。处理模块用于当确认模块从第一用户节点与第二用户节点接收确认信息后，产生第一交易货币值及第二交易货币值，其两者总和为零。广播模块用于将与第一交易货币值和第二交易货币值发送有关的交易信息记录至数据区块，并将数据区块广播至各用户节点。
- 一种主从框级联系统及其时序补偿方法-201610498834.9
- 王亦鸾 - 上海斐讯数据通信技术有限公司
- 2016-06-30 - 2019-10-29 - G06F15/173
- 本发明公开了一种主从框级联系统及其时序补偿方法，包括一主框和一从框，主框和从框之间通过电缆相互进行数据交换，所述主框包括一FPGA模块，所述FPGA模块至少包括一时序调整单元，所述时序调整单元用来计算接收数据信号的帧头的第一延时时间，根据所述第一延时时间将数据信号延时第二延时时间，使所述数据信号的帧头对准所述数据信号的时隙0，保证了主框和从框之间级联信号的时序宽裕，从而不会出现误码，提高了信号质量。
- 大数据运算加速系统-201821775398.6
- 桂文明 - 北京比特大陆科技有限公司
- 2018-10-30 - 2019-10-25 - G06F15/173
- 本实用新型实施例提供一种大数据运算加速系统，包括两个以上运算芯片和两个以上存储单元，其中，所述运算芯片包括至少一个第一数据接口和两个以上第二数据接口；所述存储单元包括两个以上第三数据接口；所述运算芯片的第二数据接口与所述存储单元的第三数据接口连接，用于传输数据或者控制指令；所述运算芯片的至少一个第一数据接口相连接，用于传输控制指令。加快了数据的处理速度。
- 数据执行体及其数据处理方法-201910633632.4
- 袁进辉 - 北京一流科技有限公司
- 2019-07-15 - 2019-10-18 - G06F15/173
- 本公开公开了一种数据执行体，与其直接的上游执行体和/或下游执行体进行数据通信，包括消息仓、有限状态机、处理组件以及输出数据缓存，其中所述消息仓用于接收来自上游执行体和/或下游执行体的消息；所述有限状态机基于消息仓中所接收到的消息以及处理组件的操作而改变执行体当前状态；以及所述处理组件在有限状态机的状态达到触发条件时直接读取其上游执行体中的输出数据缓存中处于可读取状态中的输出数据并执行预定的操作，并将执行操作后的结果数据存储在自身的输出数据缓存中。
- 一种基于VPX总线的星载雷达数据处理及管控装置-201611130758.2
- 宣浩;李琳;陈之涛;段晓超;肖文光;张宏财;许大进;李化雷 - 中国电子科技集团公司第三十八研究所
- 2016-12-09 - 2019-10-18 - G06F15/173
- 本发明公开了一种基于VPX总线的星载雷达数据处理及管控装置，其数据处理系统和管控系统采用两块完全一样的处理计算机，每块处理计算机包括两片同构的PowerPC 440芯核。两个系统通过四片同构的PowerPC 440芯核形成两种工作模式。并行模式：4个同构的PowerPC 440芯核彼此独立工作，但是通过互联通信总线彼此之间都有互联通道。容错模式：4个同构的PowerPC 440芯核采用四模冗余的形式进行容错。本发明以解决星载雷达数据处理点航迹处理能力高，雷达情报数据的坐标转化、点迹与航迹粗相关、点迹与暂时航迹相关、航迹相关、点迹融合和航迹滤波与预测处理时间短，航天使用环境恶劣的要求。
- 一种新型处理器之间互联结构-201910494291.7
- 贾阳;徐彦飞 - 苏州长江睿芯电子科技有限公司
- 2019-06-09 - 2019-10-01 - G06F15/173
- 本发明涉及一种新型处理器之间互联结构，包括最底层、中间层和最高层，所述最底层包括有多个处理器组、共享加速器组、共享存贮器、总线连接器，所述处理器组组设置多个内核，多个处理器组同时连接有共享加速器组和共享存贮器，所述中间层设有多个路由节点，一个所述路由节点与每个处理器组的多个内核挂接，所述最高层设有输入/输出控制器，所述输入/输出控制器连接路由节点。本发明的有益效果是：采用一个路由节点挂接多个内核的方式，以此减少运算核心在整个多核系统内部数据交互的跳数。同时，输入/输出控制器也采用同样的方式链接路由节点，以改善多核系统外部与多核系统内部数据交互的跳数。
- CPU和MIC协同计算方法、装置及存储介质-201910510907.5
- 毛睿;胡梓良;刘开南;陆敏华;陆克中;罗秋明;雷海军;蔡晔;王毅;廖好;周池 - 深圳大学
- 2019-06-13 - 2019-09-27 - G06F15/173
- 一种CPU和MIC协同计算方法、装置及存储介质，其中，该CPU和MIC协同计算方法包括：CPU和MIC集群中的主进程将待处理数据广播给N*(M+1)个计算进程；各个所述计算进程调用CPU或MIC卡进行计算；其中，若调用的是MIC卡，则将所述待处理数据传输到MIC卡上进行计算；若调用的是CPU，则启用Pthread多线程进行计算。
- 数字电视网络中的测量响应趋势-201480053304.2
- 凯文·斯汤顿-兰伯特 - 开放电视公司
- 2014-07-25 - 2019-09-24 - G06F15/173
- 多种技术和系统用于提供在内容提供商网络外的趋势服务器，以与所述内容提供商网络进行通信，从而基于从内容提供商网络接收的响应来建立趋势记录，以监控内容提供商网络中的某活动趋势或倾向，并在内容提供商网络表现异常时提供警报。
- 执行体创建系统和执行体创建方法-201910633638.1
- 李新奇;牛冲;袁进辉 - 北京一流科技有限公司
- 2019-07-15 - 2019-09-20 - G06F15/173
- 本公开公开了一种执行体创建系统，包括：任务拓扑图生成组件，用于将所需完成的作业分解为一系列由异构架构中执行体来执行的任务，并在作业分解的同时，基于所分解的任务之间的固有关系，生成任务关系拓扑图，所述任务拓扑图的任务节点含有执行对应任务所需的全部节点属性，所述任务拓扑图生成组件包括指定组元节点选择单元，用于在生成任务关系拓扑图过程中根据具体任务选择具有包含附加节点属性的指定组元的具体任务节点，所述附加节点属性改变该具体任务节点执行对应任务的方式；以及执行体创建组件，基于任务关系拓扑图以及每个任务节点的全部节点属性或含有指定组元的全部节点属性在计算资源中为每个任务节点创建对应的执行体，并使得与有附加节点属性的具体任务节点对应的具体执行体按照附加节点属性执行对应的任务。
- 用于提供用于加速器的结构的系统、装置和方法-201910104256.X
- L·帕普;R·D·阿德勒;A·K·斯里瓦斯塔瓦;A·阿南塔拉曼 - 英特尔公司
- 2019-02-01 - 2019-09-17 - G06F15/173
- 在一个实施例中，一种装置包括：加速器，其用于执行指令；加速器请求解码器，其耦合到加速器以执行对来自加速器的请求的第一级解码，并且基于第一级解码来指引请求，加速器请求解码器包括存储器映射，用于识别与本地存储器相关联的第一地址范围和与系统存储器相关联的第二地址范围；以及非相干请求路由器，其耦合到加速器请求解码器以接收来自加速器请求解码器的非相干请求，并且执行对非相干请求的第二级解码，非相干请求路由器用于将第一非相干请求路由至第一管芯的边带路由器，并且将第二非相干请求指引至计算管芯。描述并要求保护其他实施例。
- 执行体创建系统和执行体创建方法-201910633623.5
- 李新奇;牛冲;袁进辉 - 北京一流科技有限公司
- 2019-07-15 - 2019-09-17 - G06F15/173
- 本公开涉及一种执行体创建系统，包括：任务拓扑图生成组件，用于将所需完成的作业分解为一系列由异构架构中执行体来执行的任务，并在作业分解的同时，基于所分解的任务之间的固有关系，生成任务关系拓扑图，所述任务拓扑图的任务节点含有执行对应任务所需的全部节点属性，所述任务拓扑图生成组件包括节点属性变更单元，用于在具体节点执行对应任务所需的全部节点属性上添加附加节点属性以改变该具体节点执行对应任务的方式；以及执行体创建组件，基于任务关系拓扑图以及每个节点的全部节点属性和/或附加节点属性在计算资源中为每个任务节点创建对应的执行体，并使得与添加有附加节点属性的具体节点对应的具体执行体按照附加节点属性执行对应的任务。
- 用于异构架构的数据处理系统及其方法-201910633614.6
- 袁进辉 - 北京一流科技有限公司
- 2019-07-15 - 2019-09-10 - G06F15/173
- 本公开公开了一种用于异构架构的数据处理系统，包括：作业分解组件，用于将所需完成的作业分解为一系列由异构架构中执行体来执行的任务；任务拓扑图生成组件，在作业分解组件进行作业分解的同时，基于所分解的任务之间的固有关系，生成任务关系拓扑图，所述任务拓扑图的任务节点含有执行对应任务所需的全部节点属性；执行体创建组件，基于任务关系拓扑图在计算资源中为每个任务创建对应的执行体；以及执行体网络组件，包含含有各种所创建的执行体的一条或多条数据处理路径，其在接收实际作业数据时，将实际作业数据分片成为任务数据，所述任务数据被连续输入数据处理路径中，以便完成任务数据的处理。
- 一种基于RDMA的键值存储系统及其工作方法-201910428931.4
- 王成;唐斌;叶保留;陆桑璐;王剑;钱琳 - 南京大学;国网浙江省电力有限公司;南瑞集团有限公司
- 2019-05-22 - 2019-08-20 - G06F15/173
- 本发明公开了一种基于RDMA的键值存储系统及其工作方法。所述系统通过使用RDMA的原语实现键值存储的put操作和get操作。其中get操作仅使用RDMA的read原语；put操作有两种实现模式，会根据value的大小来决定使用哪种模式。为了提高get操作的性能，共享hash表使用了线性探测方式解决hash冲突问题，并结合了RDMA的read原语一次可以读取连续内存的特性，允许客户端每次读取多个hash表记录以提高命中率。为了解决客户端与服务器端的读写竞争问题，hash表采用自校验数据结构。通过这些设计，降低了CPU负载，降低网络的时延提升了服务质量，并提高了系统的吞吐量。
- 一种多芯片串联自动地址编码系统及方法-201910305473.5
- 黄安民;刘志赟 - 深圳市致宸信息科技有限公司
- 2019-04-16 - 2019-08-02 - G06F15/173
- 本发明公开了一种多芯片串联自动地址编码系统及方法，包括主控装置和N个芯片，主控装置与第一个芯片连接，由第一个芯片至第N个芯片起，芯片的发送端与下一个芯片的接收端连接；主控装置，用于给第一个芯片发送自动分配地址指令；自动分配地址指令包括ID；芯片，用于接收自动分配地址指令，对自动分配地址指令进行解码，得到ID，将ID设置为芯片ID，并将ID按照运算规则进行运算，得到运算自动分配地址指令，并将运算自动分配地址指令发送给下一个芯片。通信效率高；通过自动地址编码，无需占用芯片的IO口设置芯片地址，更换芯片时可随时重新分配芯片地址，便于芯片的维修与更换，使用更方便。本发明涉及通信技术领域。
- 用于K最近邻搜索的系统、装置和方法-201510823660.4
- H·考尔;M·A·安德斯;S·K·马修 - 英特尔公司
- 2015-11-24 - 2019-07-30 - G06F15/173
- 描述了用于k‑最近邻方法(KNN)搜索。具体而言，描述了KNN加速器及其使用的实施例。在一些实施例中，KNN加速器包括：多个矢量部分距离计算电路，其中的每一个用于运算部分和；最小排序网络，其用于对来自所述多个矢量部分距离计算电路的部分和进行排序，以找到k最近邻匹配；以及全局控制电路，其用于控制所述多个矢量部分距离计算电路的操作的方式。
- 用于硬件加速的虚拟信道-201680090971.7
- 孔阳;简士伟;双琳娜 - 英特尔公司
- 2016-12-23 - 2019-07-30 - G06F15/173
- 本文描述了与通过将数据请求从多个虚拟机映射到多个虚拟信道来提供硬件加速相关联的装置、方法和存储介质。在实施例中，装置可以包括多个可编程电路单元和被编程到可编程电路单元中的逻辑，所述逻辑用于从在耦合到装置的处理器上运行的多个虚拟机接收分别包含多个数据请求的多个数据流。装置还可以将多个数据流映射到加速逻辑的多个实例，并且用于独立地管理对多个数据流的响应。本文可以公开其他实施例。
- 资源管理系统及方法-201580020412.4
- 本诺特·戴奇维勒;蒂埃里·克吕安斯;马尔辛·祖科夫斯基 - 斯诺弗雷克公司
- 2015-02-18 - 2019-07-12 - G06F15/173
- 描述了示例资源管理系统和方法。在一个实现中，资源管理器被配置为管理与多个数据元素相关联的数据处理任务。执行平台被耦合到资源管理器并且包括多个执行节点，所述执行节点被配置为存储从多个远程存储设备中检索的数据。每个执行节点包括缓存和处理器，其中缓存和处理器独立于远程存储设备。元数据管理器被配置为访问与所述多个数据元素的至少一部分相关联的元数据。
- 一种基于电力业务的数据展示优化方法-201711350837.9
- 唐伟杰;闫浩;朱庆超;何涛;宋慧娟 - 国网上海市电力公司;上海欣能信息科技发展有限公司;山东电工电气集团有限公司
- 2017-12-15 - 2019-06-25 - G06F15/173
- 本发明涉及一种基于电力业务的数据展示优化方法，所述的方法包括以下步骤：将电力数据导入服务器系统；针对不同格式的电力数据，选择数据切片或等级细分的数据优化方式进行数据优化；将优化后的电力数据放入数据服务集群中；利用数据服务集群进行数据展示。其中对于二维数据采用数据切片的数据优化方式，对于三维模型或点云数据采用等级细分的数据优化方式。与现有技术相比，本发明具有虚拟现实中集成数据的应用效率和效果显著提高从而能满足电力业务需求等优点。
- 一种基于FIFO与随机存储器结合的模块间流控制通信方法-201910217622.2
- 刘媛媛;胡彦多 - 南京威翔科技有限公司
- 2019-03-21 - 2019-06-25 - G06F15/173
- 本发明公开了一种基于FIFO与随机存储器结合的模块间流控制通信方法，属于电子技术领域，在FPGA中建立FIFO的输入模块、计算模块和FIFO的输出模块，FIFO的输入模块和FIFO的输出模块均包括FIFO数据缓存器，设定FIFO数据缓存器的深度为FIFO_Size、宽度为FIFO_Width，将FIFO数据缓存器分成N个块，FIFO数据缓存器的一次性读写数据的大小为一个块大小的数据，解决了以块为单位进行数据读写操作的技术问题，对数据进行缓存，解决模块间数据处理速度的差异；适合以块为单位进行操作的应用场景，FIFO支持按地址进行随机读写，满足多种读写需求。
- 处理器间的数据流调度-201680090774.5
- 杨康 - 深圳市大疆创新科技有限公司
- 2016-11-14 - 2019-06-25 - G06F15/173
- 本文描述了支持处理器之间的数据流调度的系统、方法、存储介质和计算机程序。在一个实施例中，公开了一种用于处理数据的处理器。处理器包括流分类器和第一电路组。流分类器被配置为向数据流分配流标识符。第一电路组被配置为处理数据流的多个数据块，并且基于流标识符确定是否向另一处理器提供关于该多个数据块的处理的信息。
- 分布式系统-201780068924.7
- 古庄晋二 - 特博数据实验室公司
- 2017-11-15 - 2019-06-25 - G06F15/173
- 在由多个节点构成的分布式系统中，抑制信道数目，并以短时间完成节点的数据向其它所有节点的转发。因此，通过多个环形成分布式系统。此外，通过信道将相同数目的节点环状地依次连接而形成各环。此外，各环的节点通过信道而与其它各环的环上的顺位相同的节点连接。各节点将从环上的前一个顺位的节点接收到的数据发送给环上的后一个顺位的节点和其它各环的环中的顺位相同的节点。
- 多节点系统的内核代码读取方法及系统-201510616949.9
- 孟小甫;高翔;范冬冬 - 龙芯中科技术有限公司
- 2015-09-24 - 2019-06-18 - G06F15/173
- 本发明提供一种多节点系统的内核代码读取方法及系统，系统中包括作为主节点的第一节点，还包括至少一个第二节点；所述方法包括：所述第一节点从第一内存地址处读取内核镜像中的内核代码段，所述第一内存地址为所述第一节点的本地内存的预设地址；所述第一节点将所述内核代码段发送至所述第二节点的本地内存中；当所述第二节点需要运行内核代码时，所述第二节点从所述第二节点的本地内存中读取所述内核代码。采用本发明实施的技术方案，可以提高内核代码的读取速度，提升多节点系统的性能。
- 一种基于三维片上网络的多播传输方法-201510272323.0
- 周磊;魏琳 - 扬州大学
- 2015-05-26 - 2019-06-14 - G06F15/173
- 本发明公开了一种基于三维片上网络的多播传输方法。本发明根据传输的数据包和网络结构大小，权衡启动延迟和网络延迟这两个延迟性能参数选择最优的分区个数，并根据源节点在网络中的位置，以源节点为中心划分最优的分区结构，在完成分区的基础上对各个子分中的信息进行路由传输。本发明克服了以往网络传输总延迟的缺陷，能动态地根据当前网络状态选择最优的分区方法，并结合分区方法完成各子分区的路由传输，从而均衡网络中各分区的路径长度，尽可能地减小多播传输的总延迟，优化并行通信性能。随着传输信息的数据包大小和网络拓扑结构的扩大，应用该方法的网络在减小延迟方面的性能也会随之提高，有利于提高不断扩展的三维片上网络的通信效率。
- 数据中心中的有效资源利用-201580003401.5
- R·希弗;P·达尔;S·R·希里帕 - 谷歌有限责任公司
- 2015-01-23 - 2019-05-28 - G06F15/173
- 一种方法(600)包括标识需求对分布式系统(100)的资源(110、112、114、116、422、424、426、432、434、436)的使用的高可用性作业(122、122a)和低可用性作业(122、122b)。该方法包括将对低可用性作业可用的资源的第一配额(Q1)确定为在正常操作期间可用的资源的量，以及将对高可用性作业可用的资源的第二配额(Q2)确定为在正常操作期间可用的资源的量减去由于被容忍事件而丢失的资源的量。该方法包括在分布式系统上运行作业并将由高可用性作业和低可用性作业两者对资源的总使用约束为在正常操作期间可用的资源的量。
- 用于进行路径平滑的低复杂度优化求解器的装置及方法-201811340654.3
- 裵东运;庄斌南;李正元 - 三星电子株式会社
- 2018-11-12 - 2019-05-21 - G06F15/173
- 在本文中公开一种用于利用约束变化进行路径平滑的低复杂度优化求解器的装置及方法。根据一个实施例，一种装置包括：L1控制器，被配置成接收要被进行平滑的原始数据级数z，接收权重w0、w1、w2及w3以控制输出路径的平滑度，以及将L1趋势滤波问题公式化，其中L1表示基于L1范数成本的公式；L1中央处理器(CPU)，连接到所述L1控制器且被配置成将所述L1趋势滤波问题变换成原始‑对偶线性规划(LP)优化问题对；以及L1算术逻辑单元(ALU)，连接到所述L1中央处理器且被配置成利用扩展全表单纯形法来求解原始‑对偶问题对的原始问题。
- 一种算法加速系统以及加速卡的配置方法-201910016890.8
- 黄广奎;张静东 - 郑州云海信息技术有限公司
- 2019-01-08 - 2019-05-21 - G06F15/173
- 本发明公开了一种算法加速系统，包括第一预设数目个第一加速卡；与服务器以及第一预设数目个第一加速卡连接的以太网交换机，用于构建服务器与第一预设数目个第一加速卡之间的以太网通路；服务器，用于通过以太网通路对第一预设数目个第一加速卡进行配置，并通过以太网通路控制经过配置的第一加速卡对自身的算法进行加速。由于以太网交换机可以连接不限数量的第一加速卡，因此可以根据实际需求不受限制地调整第一预设数目的数值，也即可以根据自身需求不受限制地对算法进行加速，提高了工作效率。本发明还公开了一种加速卡的配置方法，数据传输稳定性高，配置的成功率高。
- 一种基于localbus总线的多路onewire通信系统-201910035350.4
- 苏琴;唐兴;吴淇 - 湖南泽天智航电子技术有限公司
- 2019-01-15 - 2019-05-17 - G06F15/173
- 本发明公开了一种基于localbus总线的多路onewire通信系统，包括CPU、FPGA和多个onewire接口芯片，CPU和FPGA通过localbus总线相连，而FPGA通过配置onewire接口芯片的IO模块电压直接与onewire接口芯片相连。使用本发明的系统，可便捷实现实时嵌入式系统对多路通信的应用需求，开发与调试效率显著提高。同时，系统易于扩展、实时性强、移植性好、不需使用硬核资源、软件工作量显著减少，极大满足了应用系统的多层次需求。
- 网络可访问块存储装置的协调准入控制-201580019702.7
- M·S·奥尔森;M·J·布鲁克;B·A·霍克斯;J·M·汤普森 - 亚马逊科技公司
- 2015-03-13 - 2019-05-14 - G06F15/173
- 在存储服务的特定服务器处实现的第一块存储装置处在某一时间段期间期望的工作请求的估计速率超出所述第一装置的规定速率。在所述存储服务的客户端侧组件处，识别不同的存储服务器，在所述服务器处，预期在所述时间段期间指向到第二块存储装置的工作请求的所述速率小于所述第二装置的规定速率。所述第一装置的至少一个准入控制参数被修改来使得所述第一存储服务器能够以超出所述第一装置的规定速率的速率接受工作请求。
- 一种嵌入式多类型接口数据分发系统-201821928679.0
- 李璞;林峰;阴陶;戴荣 - 成都傅立叶电子科技有限公司
- 2018-11-22 - 2019-05-03 - G06F15/173
- 一种嵌入式多类型接口数据分发系统，包括连接至VPX母板的数据主控模块、数据分发模块和PC计算机。数据主控模块包括嵌入式主控、主控FPGA、SRIO SWITCH、LAN SWITCH，嵌入式主控连接主控FPGA、SRIO SWITCH、LAN SWITCH，LAN SWITCH连接以太网；数据分发模块包括分发FPGA、与分发FPGA连接的分发DSP、以及与分发FPGA分别连接的秒脉冲接口、多路RS232接口、多路RS485接口、多路CAN接口、多路RS422接口、GPIO接口；主控FPGA通过VPX母板连接PC计算机和分发FPGA；SRIO SWITCH通过VPX母板连接分发FPGA；LAN SWITCH通过VPX母板连接PC计算机。通过嵌入式的硬件完成数据分发，在不影响原始数据功能的情况下，完成多类型数据分发至相应的接口用户端。
- 用于创建时间准确的事件流的系统和方法-201780053512.6
- 罗伯特·帕克;丹尼尔·查尔斯·爱森;阿莉森·布雷顿·毕少普;普雷拉克·P·桑维;博·谢伊奇·塔特雅玛;詹姆斯·M·卡波;弗朗西斯·钟;康士坦丁·索科洛夫 - 艾一克斯集团有限公司
- 2017-08-29 - 2019-05-03 - G06F15/173
- 本发明的实施方式可以提供改进的分布式计算系统。分布式计算系统中的实体可以分为四类：写入器、读取器、网关和应用。终端用户可以通过网关经由应用与系统进行交互。写入器和读取器的角色可以被分离以分配计算负担。写入器可以针对事件流生成消息。该消息可以包括用于一致的全局排序的时间戳。读取器可以基于时间戳对来自各种写入器的消息进行排列以生成全局时间一致的事件流。
- 专利分类
