[发明专利]薄膜晶体管阵列基板及其像素结构

摘要

一种薄膜晶体管阵列基板及其像素结构，该薄膜晶体管阵列基板包括：一基板、配置于基板上的多条扫描配线、配置于基板上的多条数据配线，以及多个像素结构。其中，具有驱动信号输入端与末端的扫描配线与数据配线在基板上划分出多个像素区。每一像素区包括第一次像素区与第二次像素区。像素结构分别配置于像素区内，通过扫描配线与数据配线进行驱动。像素结构在其所属的像素区内包括对应于第一次像素区的第一薄膜晶体管与对应于第二次像素区的第二薄膜晶体管。另外，同一扫描配线上的第二薄膜晶体管其信道宽度与信道长度的比值是由驱动信号输入端向末端逐渐增加的。从而，解决电阻电容迟滞、色偏及色饱和度不足的问题。

主权项

1.一种薄膜晶体管阵列基板，包括：一基板；多条扫描配线，配置于该基板上，且每一扫描配线具有一驱动信号输入端与一末端；多条数据配线，配置于该基板上，且所述扫描配线与所述数据配线在该基板上划分出多个像素区，其中每一像素区包括一第一次像素区与一第二次像素区；以及多个像素结构，分别配置于所述像素区内，通过所述扫描配线与所述数据配线进行驱动，其中每一像素结构在其所属的像素区内分别包括对应于该第一次像素区的一第一薄膜晶体管与对应于该第二次像素区的一第二薄膜晶体管，每一第二薄膜晶体管的通道宽度为W，而每一第二薄膜晶体管的通道长度为L，且同一扫描配线上的第二薄膜晶体管其信道宽度与信道长度的比值W/L是由该驱动信号输入端向该末端逐渐增加的。