[发明专利]分频电路有效
| 申请号： | 200580027452.8 | 申请日： | 2005-07-26 |
| 公开（公告）号： | CN101010879A | 公开（公告）日： | 2007-08-01 |
| 发明（设计）人： | 约翰内斯·H·A·布雷克曼斯 | 申请（专利权）人： | 皇家飞利浦电子股份有限公司 |
| 主分类号： | H03K23/42 | 分类号： | H03K23/42;H03K23/48;H03K23/50;H03K23/54;H03K23/58;H03K27/00;H03K29/00 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 王波波 |
| 地址： | 荷兰艾*** | 国省代码： | 荷兰;NL |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种分频电路，包括多态电路对(MSCA、MSCB)。每一个多态电路(MSCA，MSCB)都能够在状态(SA(1)，...，SA(N)；SB(1)，...，SB(N))的整个循环中进行切换。一个多态电路(MSCA)响应输入信号(振荡器信号OS)中的上升沿(Er)而切换到下一个状态。另一个多态电路(MSCB)响应输入信号(OS)中的下降沿(Ef)而切换到下一个状态。每一个多态电路(MSCA、MSCB)具有至少一个状态(SA(1)、SB(1))，在该状态中多态电路禁止了所述另一个多态电路(MSCB、MSCA)，从而避免所述另一个多态电路(MSCB、MSCA)切换到下一个状态。 | ||
| 搜索关键词： | 分频 电路 | ||
【主权项】：
1.一种分频电路，包括多态电路对(MSCA、MSCB)，每一个多态电路(MSCA，MSCB)都能够在状态(SA(1)，...，SA(N)；SB(1)，...，SB(N))的整个循环中进行切换，一个多态电路(MSCA)被设置成响应输入信号(OS)中的上升 沿(Er)而切换到下一个状态，另一个多态电路(MSCB)被设置成响应输入信号(OS)中的下降沿(Ef)而切换到下一个状态，每一个多态电路(MSCA、MSCB)具有至少一个状态(SA(1)、SB(1))，在该状态中所述多态电路禁止了所述另一个多态电路(MSCB、MSCA)，从而避免另一个多态电路(MSCB、MSCA)切换到下一个状态。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于皇家飞利浦电子股份有限公司，未经皇家飞利浦电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200580027452.8/，转载请声明来源钻瓜专利网。
- 上一篇：用地沟油制备生物柴油的方法
- 下一篇：注射器组件
- 同类专利
- 一种窗口时间可配置的多路符合计数器的实现方法-201710017575.8
- 富尧;冯军根 - 浙江神州量子网络科技有限公司
- 2017-01-11 - 2020-03-03 - H03K23/42
- 本发明公开了一种窗口时间可配置的多路符合计数器的实现方法，A1，多通路的输入信号通过脉冲整形和窗口时间单元内的预整形器整形为方波信号，将方波信号分别输入至脉冲整形单元及窗口时间单元；脉冲整形单元及窗口时间单元经过逻辑处理分别输出整形脉冲信号及脉宽可调的窗口时间信号；A2，整形脉冲信号以及所述窗口时间信号经过符合计数单元输出符合计数信号；A3，整形脉冲信号与符合计数信号进入计数单元进行计数。本发明通过译码器可以准确地对窗口时间大小进行动态配置，可以准确的控制窗口时间的大小，输出窗口时间精度高。
- 一种基于标准单元的同步计数器电路及其实现方法-201611078856.6
- 余秋芳 - 北京中电华大电子设计有限责任公司
- 2016-11-30 - 2017-05-10 - H03K23/42
- 本发明公开了一种基于标准单元的同步计数器电路及其实现方法，其电路全部由标准单元构成，包括触发器级联电路，数值比较电路和时钟门控级联电路。标准单元为数字电路通用构成单元，不受工艺限制。触发器级联电路实现基本计数功能，当计数值到达设计值时，数值比较电路会产生相应的控制信号。这些控制信号为时钟门控级联电路中门控单元的使能信号，此时钟门控级联电路产生触发器级联电路的输入时钟，从而实现设定的计数功能。利用本发明给出的电路，可以简便并有效降低同步计数器电路的功耗。
- 一种基于源极退化电容的宽锁定范围电流模锁存分频器-201210353242.X
- 李巍;周涵超;牛杨杨;李宁;任俊彦 - 复旦大学
- 2012-09-20 - 2017-03-01 - H03K23/42
- 本发明属于射频无线接收机集成电路技术领域，具体涉及一种应用于无线接收机集成电路中的高频高速电流模锁存分频器（Current‑mode Latched Frequency Divider，CML‑FD）的设计。一方面，通过在分频器的交差耦合管源极引入电容阵列提高分频器的工作频率；另一方面，通过改变负载MOS管的栅极电压大小，实现分频器的负载变化。通过这种设计，电流模锁存分频器可以实现较高速以及较宽的工作频率范围，并具有一定的可重构性，且节省芯片的面积，适用于多模可重构频率综合器。
- 分频器和无线通信设备-201410143518.0
- 马昭鑫;朱年勇 - 华为技术有限公司
- 2014-04-11 - 2014-07-16 - H03K23/42
- 本发明实施例公开了一种分频器和无线通信设备，分频器包括移位寄存器单元和输出频率合成单元；移位寄存器单元包括循环级联的多个基本单元；每级基本单元包括2N个串联的D触发器和一个多路选通器，2N个串联的D触发器的输出分别接入多路选通器，多路选通器输出与下级基本单元输入相连接；除每级基本单元信号输入端的第一个D触发器之外的其余2N-1个D触发器接入的时钟信号比第一个D触发器接入的时钟信号相位滞后M/2时钟周期；下级基本单元的第一个D触发器接入的时钟信号比前一级基本单元中2N-1个D触发器接入的时钟信号相位滞后3/4个时钟周期；输出频率合成单元将每级基本单元第一个D触发器的输出信号叠加生成分频输出信号。
- 一种异步计数器电路及其实现方法-200910243488.X
- 梁浩;苏伟 - 北京中电华大电子设计有限责任公司
- 2009-12-23 - 2011-06-29 - H03K23/42
- 本发明公开了一种异步计数器电路及其实现方法，其电路包括触发器级联电路，数值比较电路和计数器复位信号处理电路。触发器级联电路实现基本计数功能，当计数值到达设计值时，数值比较电路产生一个标志信号。该标志信号通过计数器复位信号处理电路后，能够产生稳定有效的复位信号，用来复位触发器级联电路中的触发器，从而实现设定的计数功能。利用本发明给出的电路，可以有效解决异步计数器电路复位不可靠的现象，提高了电路的稳定性与可靠性。
- 多倍数据率计数器、包括其的数据转换器和图像传感器-201010294416.0
- 金敬珉;高京民;韩允奭 - 三星电子株式会社
- 2010-09-21 - 2011-04-27 - H03K23/42
- 一种计数器包括缓冲器单元和波纹计数器。缓冲器单元通过在终止时间点之前缓冲至少一个时钟信号来生成计数的至少一个最低有效信号。波纹计数器通过响应于最低有效信号中的至少一个依次反转，来生成计数的至少一个最高有效信号。计数器执行多倍数据率计数，从而具有提高的操作速度和降低的功耗。
- 除频电路-200910004735.0
- 萧乔蔚;林仲威 - 联咏科技股份有限公司
- 2009-02-23 - 2010-08-25 - H03K23/42
- 本发明是一种除频电路，用以对N个输入时钟脉冲信号进行除频操作，以得到N个输出时钟脉冲信号，N为大于1的自然数。除频电路包括除频器与触发器(Flip-flop)。除频器根据N个输入时钟脉冲信号中的第一输入时钟脉冲信号对起始信号进行取样，以产生N个输出时钟脉冲信号中的第一输出时钟脉冲信号。起始信号与第一输出时钟脉冲信号的反相信号对应。触发器根据N个输入时钟脉冲信号中的第二输入时钟脉冲信号对第一输出时钟脉冲信号进行取样，以产生N个输出时钟脉冲信号中的第二输出时钟脉冲信号。
- 半导体器件的计数器-200810132043.X
- 林相吾;郑丙官;尹美善 - 海力士半导体有限公司
- 2008-07-18 - 2009-11-18 - H03K23/42
- 半导体器件的计数器。本发明涉及一种单元计数器块。根据本发明的一个方面，单元计数器块包括D触发器、第二MUX和第一MUX。触发器与时钟信号同步地输出第一和第二输出信号。第二MUX响应于数据加载信号选择外部数据和D触发器的第二输出信号中的任意一个信号并输出所选择的信号。第一MUX响应于计数器使能信号或数据加载信号将D触发器的第一输出信号和第二MUX的输出信号中的任意一个信号传送为D触发器的输入信号。
- 具有锁存电路的分频器及方法-200810111206.6
- 褚蒙;陈斯德 - 凹凸电子（武汉）有限公司
- 2008-06-05 - 2008-12-10 - H03K23/42
- 本发明公开了一种分频器。所述分频器包括第一锁存电路和与其相连的第二锁存电路。每个锁存电路包括第一级，第二级和第三级，其中第一级产生源电流，第二级接收一对输入信号并产生一对输出信号，第三级接收电流和一对时钟信号。第二级连接在第一级和第三极之间。第一级包括第一晶体管，其中源极与衬底与源电压相连。第三级包括由所述时钟信号控制的多个晶体管，其中每个晶体管的源极与衬底均与地相连。与现有技术相比，本发明提供的分频器消除了晶体管体偏置效应和寄生电容，其输入信号具有更小的值就可导通其输入级，而且无需的缓冲器就可提供较高的输出电压振幅，从而提高了其性能。
- 分频电路-200580027452.8
- 约翰内斯·H·A·布雷克曼斯 - 皇家飞利浦电子股份有限公司
- 2005-07-26 - 2007-08-01 - H03K23/42
- 一种分频电路，包括多态电路对(MSCA、MSCB)。每一个多态电路(MSCA，MSCB)都能够在状态(SA(1)，...，SA(N)；SB(1)，...，SB(N))的整个循环中进行切换。一个多态电路(MSCA)响应输入信号(振荡器信号OS)中的上升沿(Er)而切换到下一个状态。另一个多态电路(MSCB)响应输入信号(OS)中的下降沿(Ef)而切换到下一个状态。每一个多态电路(MSCA、MSCB)具有至少一个状态(SA(1)、SB(1))，在该状态中多态电路禁止了所述另一个多态电路(MSCB、MSCA)，从而避免所述另一个多态电路(MSCB、MSCA)切换到下一个状态。
- 具有反馈式的移位寄存器的分频器电路-200610093032.6
- 斯特凡·沙贝尔;霍尔格·舒尔茨 - ATMEL德国有限公司
- 2006-06-02 - 2006-12-13 - H03K23/42
- 本发明涉及一种具有触发器链的分频器电路(10)，这些触发器通过反馈电路(12)被连接至一个所述的反馈式的移位寄存器，该分频器电路(10)还具有起动电路(20)，它在分频器电路(10)的接通时产生移位寄存器的被定义的起始状态。该分频器电路(10)的特点在于，即在分频器电路(10)接通之后，起动电路(20)在预先确定的持续时间上闭锁反馈电路(12)。
- BiCMOS高速低功耗2分频器-200510030477.5
- 许永生;李勇;钱惠富;赖宗声 - 华东师范大学;上海惠丹高科技发展有限公司
- 2005-10-13 - 2006-06-14 - H03K23/42
- 一种BiCMOS高速低功耗2分频器，属于集成电路设计及信号处理的技术领域，由第一锁存器L1和第二锁存器L2组成，两锁存器是Bipolar器件和CMOS器件相结合的电路，两锁存器的Bipolar器件，即晶体管的有源负载是PMOS管，锁存器的Bipolar器件，即晶体管的恒流源是NMOS管，两锁存器的交叉耦合对是小偏置电流的偏置电路，旨在提高锁存器的工作速度，兼有Bipolar器件和CMOS器件的优点：工作频率高、功耗低和制备集成电路时占用的芯片面积小，特别适于作高速低功耗的N级级联的2N分频器。
- 专利分类
