[发明专利]12折叠插入结构A/D转换器无效
| 申请号： | 200410006592.4 | 申请日： | 2004-03-11 |
| 公开（公告）号： | CN1561001A | 公开（公告）日： | 2005-01-05 |
| 发明（设计）人： | 舒辉然;范麟;张加斌;李儒章;徐世六;刘英清;胡刚毅;杨伟;肖坤光;严顺炳;陈光炳;蒋和全;余晋川 | 申请（专利权）人： | 中国电子科技集团公司第二十四研究所 |
| 主分类号： | H03M1/12 | 分类号： | H03M1/12 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 40006*** | 国省代码： | 重庆;50 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种12位折叠插入结构A/D转换器，其特征在于内部的高六位A/D和低七位A/D均为折叠插入结构，采用两步转换的方法构成一个高速12位A/D转换器。内部的时序电路产生九相时钟，控制整个12位A/D正常工作；差分输入的模拟信号inP和inN分别经过采样开关和第一个跟踪保持放大器TH1，由TH1的输出同时进入高六位A/D(ADC6)和第二跟踪保持放大器TH2；模拟信号进入ADC6后，产生6位数码，进入D－触发器组和六位D/A转换器(DAC6)，同时通过DAC6产生一个模拟信号与TH2出来的输入模拟信号相减，形成残差；经残差放大器放大32倍后，进入低七位A/D，并得到一个7位数码；低7位数码进入D－触发器组，与上一个进入D－触发器组的高6位数码同步，并通过校正电路进行数字校正后，经三态电路输出12位数码。 | ||
| 搜索关键词： | 12 折叠 插入 结构 转换器 | ||
【主权项】：
1.一种A/D转换器电路，将模拟信号转换为数字信号，其特征在于包括：两个跟踪/保持放大器，对差分形式的模拟信号依次进行跟踪/保持处理；和两个采用折叠插入结构的A/D转换器，一个是高六位A/D，另一个是低七位A/D，将输入模拟信号转换为高六位数码和低七位数码；和一个六位D/A转换器，产生高六位数码所对应的模拟电压量；和一个残差放大器，对输入模拟信号电压与六位D/A转换器产生的模拟电压量之差进行放大，作为低七位A/D转换器的模拟输入；和一个数字校正电路，对高六位和低七位数码进行校正，产生精确的12位数码；和一个时钟产生电路，产生九相时钟，控制整个12位A/D转换器正常工作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第二十四研究所，未经中国电子科技集团公司第二十四研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410006592.4/，转载请声明来源钻瓜专利网。
