“W·帕金森”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果14个，建议您升级VIP下载更多相关专利

[发明专利]交叉点阵列保持电流（IHOLD）读取容限改进-CN202210577144.8在审
发明人： W·帕金森;J·奥图尔;T·特伦特;N·富兰克林;M·格罗比斯;J·W·赖纳;H·J·里克特;M·N·A·德兰 -专利权人：桑迪士克科技有限责任公司
申请日： 2022-05-25 - 公布日： 2023-09-01 - 主分类号： G11C11/16 文献下载
摘要：本发明公开了用于改进交叉点存储器阵列中的读取容限的技术。驱动晶体管将读取电流和写入电流传递到该交叉点存储器阵列。读取电流对所选择字线充电，以接通所选择存储器单元的阈值开关选择器。当阈值开关选择器接通时，电流(读取或写入)经过所选择存储器单元。存储器系统向驱动晶体管施加的过驱动电压在该驱动晶体管传递读取电流时相比该驱动晶体管传递写入电流时较小。较小的过驱动电压增大了驱动晶体管的电阻，这改进了读取容限。增大驱动晶体管的电阻增大了由所选择存储器单元中的阈值开关选择器经历的电阻，这减小了阈值开关选择器的Ihold。减小阈值开关选择器的Ihold改进了读取容限。
交叉点阵列保持电流 ihold 读取容限改进

[发明专利]电流镜电路-CN202210512908.5在审
发明人： J·奥图尔;W·帕金森;T·特伦特 -专利权人：桑迪士克科技有限责任公司
申请日： 2022-05-12 - 公布日： 2023-08-25 - 主分类号： G05F3/26 文献下载
摘要：本发明提供了一种电路，该电路包括具有第一端子、第二端子和第三端子的第一晶体管，以及具有第一端子、第二端子和第三端子的第二晶体管。第一晶体管的第一端子包括电路的输入端子，第一晶体管的第二端子耦接到电源总线，并且第一晶体管传导第一电流。第一晶体管的第一端子包括电路的输出端子，第二晶体管的第二端子耦接到电源总线，并且第二晶体管的第三端子耦接到第一晶体管的第三端子。第二晶体管传导与第一电流成比例的第二电流，而基本上与第一晶体管和第二晶体管之间的距离无关。
电流电路

[发明专利]用于具有选择器的rERAM阵列的混合电流强加读取方案-CN202210597014.0在审
发明人： M·N·A·德兰;W·帕金森;M·格罗比斯;N·富兰克林;R·拉马努詹 -专利权人：桑迪士克科技有限责任公司
申请日： 2022-05-30 - 公布日： 2023-03-28 - 主分类号： G11C11/16 文献下载
摘要：本发明公开了用于当使用电流强加读取时读取存储器阵列中的可逆电阻率单元的技术。使用电流强加参考读取首先读取这些存储器单元。如果该电流强加参考读取成功，则返回该电流强加参考读取的结果。如果该电流强加参考读取不成功，则执行电流强加自参考读取(SRR)，并且返回该电流强加SRR的结果。该电流强加参考读取提供对这些存储器单元的非常快的读取，并且在大多数情况下可以成功。在该电流强加参考读取不成功的情况下，该电流强加SRR提供更准确的读取。此外，该电流强加参考读取可以使用比该电流强加SRR更少的功率。在一个方面，该混合电流强加读取用于MRAM单元，读取这些MRAM单元特别有挑战性。
用于具有选择器 reram 阵列混合电流强加读取方案

[发明专利]用于MRAM混合读取方案的可编程ECC-CN202210597059.8在审
发明人： M·哈斯纳;M·N·A·德兰;W·帕金森;M·格罗比斯;N·富兰克林;R·拉马努詹 -专利权人：桑迪士克科技有限责任公司
申请日： 2022-05-30 - 公布日： 2023-03-28 - 主分类号： G11C29/42 文献下载
摘要：本发明公开了一种用于MRAM单元的混合读取的快速ECC引擎的技术。使用第一ECC模式对使用参考读取从MRAM单元读取的码字进行解码。如果解码通过，则将结果提供给主机。如果解码失败，则执行自参考读取(SRR)。使用该SRR读取的数据用第二ECC模式解码，该第二ECC模式能够比该第一ECC模式校正更大数量的位。该第二ECC模式可具有比该第一ECC模式更高的误校正率(对于给定原始位错误率(RBER))。然而，当使用该第二ECC模式时，该RBER可能较低。因此，该第一ECC模式和该第二ECC模式可导致大致相同概率的不可检测的错误(或误校正)。
用于 mram 混合读取方案可编程 ecc

[发明专利]交叉点阵列中带电压钳位的强制电流访问-CN202210085702.9在审
发明人： M·N·A·德兰;W·帕金森;M·格罗比斯;N·富兰克林 -专利权人：桑迪士克科技有限责任公司
申请日： 2022-01-25 - 公布日： 2022-10-21 - 主分类号： G11C11/16 文献下载
摘要：本发明公开了用于在使用强制电流方法时限制交叉点阵列中两条所选择的导电线之间的电压差的技术。在一个方面，在驱动访问电流通过所选择的字线的区域并通过所选择的位线的区域的同时，所选择的字线电压被钳位到电压极限。该访问电流流过存储器单元以允许足够的电压以成功地读取或写入该存储器单元，同时不会将过度的应力置于该存储器单元上。在一些方面，所选择的字线上允许的最大电压取决于所选择的存储器单元在交叉点存储器阵列中的位置。这允许针对其存在较大IR降的存储器单元接收足够的电压，同时不会对针对其存在较小IR降的存储器单元产生过度应力。
交叉点阵列电压强制电流访问

[发明专利]具有阈值开关选择器的交叉点存储器中的断电恢复-CN202110620985.8在审
发明人： N·罗伯森;M·格罗比斯;W·帕金森 -专利权人：桑迪士克科技有限责任公司
申请日： 2021-06-03 - 公布日： 2022-05-06 - 主分类号： G11C11/4078 文献下载
摘要：本发明题为“具有阈值开关选择器的交叉点存储器中的断电恢复”。在具有交叉点结构的存储器阵列中，在每个交叉点结处，可编程电阻式存储器元件诸如MRAM存储器单元与阈值开关选择器诸如双向阈值开关串联连接。当施加高于阈值电压的电压时，该阈值开关选择器切换到导电状态。当长时间掉电时，该阈值电压可能向上漂移。如果该漂移过度，则这可能使得该存储器单元难以访问，并且在所存储的数据值被访问时可能对其造成干扰。呈现了用于确定电压阈值的过度漂移是否可能已发生的技术，包括基于读取的测试和基于时间的测试。
具有阈值开关选择器交叉点存储器中的断电恢复

[发明专利]在读取期间的MRAM中的信号保留-CN202110629807.1在审
发明人： W·帕金森;J·奥图尔;N·富兰克林;T·特伦特 -专利权人：桑迪士克科技有限责任公司
申请日： 2021-06-07 - 公布日： 2022-04-22 - 主分类号： G11C11/408 文献下载
摘要：本发明题为“在读取期间的MRAM中的信号保留”。本发明描述了用于读取MRAM存储器单元的装置和技术。在交叉点存储器阵列中，每个导线诸如位线或字线连接到晶体管对，该晶体管对包括并联的pMOSFET与nMOSFET。在选择要读取的存储器单元时，可使用该pMOSFET将第一导线的电压上拉同时使用该nMOSFET将第二导线的电压下拉到例如0V。这使该选择器接通时的电容最小化。此外，在读取所选择的存储器单元时，该第一导线的该并联nMOSFET可接通同时该pMOSFET保持导通。该nMOSFET增加电阻，该电阻抵消该pMOSFET的减小的电阻，以允许准确感测跨该存储器单元的该电压。
读取期间 mram 中的信号保留

[发明专利]在读取期间的MRAM中的信号放大-CN202110665782.0在审
发明人： W·帕金森;J·奥图尔;N·富兰克林;T·特伦特 -专利权人：桑迪士克科技有限责任公司
申请日： 2021-06-16 - 公布日： 2022-04-22 - 主分类号： G11C11/16 文献下载
摘要：本发明题为“在读取期间的MRAM中的信号放大”。本发明描述了用于读取MRAM存储器单元的装置和技术。在交叉点存储器阵列中，每个导线诸如位线或字线连接到晶体管对，该晶体管对包括并联的pMOSFET与nMOSFET。在选择要读取的存储器单元时，可使用该pMOSFET将第一导线的电压上拉同时使用该nMOSFET将第二导线的电压下拉到例如0V。这使该选择器接通时的电容最小化。此外，在读取所选择的存储器单元时，该第一导线的该并联nMOSFET可接通同时该pMOSFET断开。nMOSFET提供较高的电阻来代替pMOSFET的减小的电阻，以放大感测电路处的信号，从而允许准确感测存储器单元两端的电压。
读取期间 mram 中的信号放大

[发明专利]具有反转的MRAM元件竖直取向的改进的MRAM交叉点存储器-CN202110681620.6在审
发明人： W·帕金森;J·奥图尔;N·富兰克林;T·特伦特 -专利权人：桑迪士克科技有限责任公司
申请日： 2021-06-18 - 公布日： 2022-04-22 - 主分类号： G11C11/16 文献下载
摘要：本发明题为“具有反转的MRAM元件竖直取向的改进的MRAM交叉点存储器”。在具有交叉点结构的存储器阵列中，在每个交叉点结处，可编程电阻式存储器元件诸如MRAM设备与阈值开关选择器诸如双向阈值开关串联连接。在具有此类存储器单元的双层交叉点结构中，一层中的MRAM设备相对于另一层中的MRAM设备被反转。当阈值开关选择器在感测操作中首次接通以更快速地耗散时，这可以允许跨MRAM设备施加的瞬态电压尖峰，从而降低在可以感测到所存储的数据状态之前改变所存储的数据状态的风险。
具有反转 mram 元件竖直取向改进交叉点存储器

[发明专利]具有小页面缓冲器的用于高带宽操作的交叉点存储器架构-CN202080006952.8在审
发明人：崔元浩;W·帕金森;R·拉马努詹;M·卢克-博登 -专利权人：桑迪士克科技有限责任公司
申请日： 2020-03-23 - 公布日： 2021-08-20 - 主分类号： G11C16/08 文献下载
摘要：本发明描述了用于读取具有高带宽和相对小的页面缓冲器的存储器单元的交叉点阵列的装置和技术。在XPA的库中并行读取多个交叉点阵列(XPA)，其中每XPA读取一个存储器单元。为了减小读取时间，可为XPA选择行，之后读取不同列中的存储器单元，一次读取一列，同时选择相同行。这避免需要在每个连续读取操作中传输命令和行地址以用于重新选择行。XPA可以是未分组的，或者可在组中一次访问一个XPA。在一个选项中，XPA单独地或成组地布置成集合，并且一次可访问一个集合。
具有页面缓冲器用于带宽操作交叉点存储器架构

[发明专利]用于读取和写入优化的解码器电路中的电阻和栅极控制-CN201880068982.4在审
发明人： W·帕金森;T·M·特伦特;J·E·奥图尔 -专利权人：闪迪技术有限公司
申请日： 2018-11-29 - 公布日： 2020-06-09 - 主分类号： G11C13/00 文献下载
摘要：在存储器系统中，字线解码器和位线解码器中的可变电阻电路(诸如晶体管电路)在偏置线设置时间期间和/或在读取操作的导通时间之前被设置为增加的电阻水平。在选择的存储器单元可以传导电流尖峰的初始导通时间段期间，可变电阻电路保持在增加的电阻水平。可变电阻电路的增加的电阻水平可以操作用于减小或限制电流尖峰的宽度。响应于初始导通时间段结束，可变电阻电路被设置回低电阻水平，以利于后续的感测结果检测事件和编程操作。
用于读取写入优化解码器电路中的电阻栅极控制

[发明专利]用于存取双向存储器的方法和装置-CN200980113866.0有效
发明人： W·帕金森 -专利权人：奥翁尼克斯公司
申请日： 2009-02-18 - 公布日： 2017-10-31 - 主分类号： G11C11/00 文献下载
摘要：双向存储单元包括双向阈值开关(OTS)和双向存储元件。OTS被配置成选择双向存储元件并且阻挡对存储元件的无意存取。
用于存取双向存储器方法装置

[发明专利]用于访问多模式可编程电阻存储器的方法和装置-CN200980106508.7无效
发明人： W·帕金森 -专利权人：奥翁尼克斯公司
申请日： 2009-02-18 - 公布日： 2011-02-02 - 主分类号： G11C13/02 文献下载
摘要：能够在多个操作模式之间配置存储器。操作模式可以指示与存储器的存储矩阵内的每个单元相关联的存储等级的数目。
用于访问模式可编程电阻存储器方法装置

[发明专利]相变存储器的读取偏置方案-CN200480022432.7有效
发明人： T·劳里;W·帕金森 -专利权人：英特尔公司
申请日： 2004-07-28 - 公布日： 2006-09-20 - 主分类号： G11C16/02 文献下载
摘要：一种读取偏置方案可以用于包括硫属化物存取器件和硫属化物存储元件的相变存储器。通过适当的读取偏置方案能够达到合乎要求的读取裕度。在一些情况下，这可以导致较优的产量、较高的可靠性和极低的成本。
相变存储器读取偏置方案

1
共 14 条