“S·S·艾勒特”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果39个，建议您升级VIP下载更多相关专利

[发明专利]用于处理系统的基于奇偶校验的错误管理-CN202310135516.6在审
发明人： A·D·艾卡尔;H·卡米纳尔;S·S·艾勒特 -专利权人：美光科技公司
申请日： 2023-02-20 - 公布日： 2023-08-25 - 主分类号： G06F11/10 文献下载
摘要：本申请涉及用于处理系统的基于奇偶校验的错误管理。对一组操作数执行计算操作的处理系统可对所述操作数的奇偶校验位执行计算操作(例如，相同计算操作)。所述处理系统然后可使用由对所述奇偶校验位的所述计算操作产生的所述奇偶校验位来检测并且任意地校正由对所述操作数的所述计算操作产生的输出中的一或多个错误。
用于处理系统基于奇偶校验错误管理

[发明专利]具有自动预充电的存储器存取-CN202080093244.2有效
发明人： S·斯瓦米;S·S·艾勒特;A·D·艾卡尔 -专利权人：美光科技公司
申请日： 2020-12-04 - 公布日： 2023-08-01 - 主分类号： G11C11/22 文献下载
摘要：本申请案是针对具有自动预充电的存储器存取。举例来说，存储器系统可经配置以支持具有自动预充电的激活命令，其可与以下操作相关联：存储器装置打开存储器单元页，在行缓冲器处锁存由所述存储器单元存储的相应逻辑状态，将逻辑状态写入回到所述存储器单元页，且在所述行缓冲器处维持经锁存逻辑状态(例如，在维持到所述行缓冲器的电力的同时、在关闭所述存储器单元页之后、在关闭所述存储器单元页的同时)。
具有自动充电存储器存取

[发明专利]跨平面的冗余计算-CN202211732917.1在审
发明人： S·S·艾勒特;K·M·丘尔维兹;H·卡米纳尔;A·D·艾卡尔 -专利权人：美光科技公司
申请日： 2022-12-30 - 公布日： 2023-07-04 - 主分类号： G06F9/50 文献下载
摘要：本申请案是针对跨平面的冗余计算。装置可对存储在第一平面中的第一数据执行计算操作，所述第一平面包含内容可寻址存储器胞元。所述第一数据可表示矢量的一组连续位。所述装置可与对所述第一数据的所述计算操作并发地，对存储在第二平面中的第二数据执行所述计算操作。所述第二数据可表示所述矢量的所述组连续位。所述装置可从所述第一平面读取第三数据并将其写入到所述第二平面，所述第三数据表示对所述第一数据的所述计算操作的结果。
平面冗余计算

[发明专利]用于向量的存储器内关联处理-CN202211049741.X在审
发明人： S·S·艾勒特;A·D·艾卡尔;J·埃诺;B·希拉诺 -专利权人：美光科技公司
申请日： 2022-08-30 - 公布日： 2023-03-03 - 主分类号： G06F13/12 文献下载
摘要：本申请案是针对用于向量的存储器内关联处理。装置可对第一向量的第一相连位集和第二向量的第一相连位集执行计算操作。所述第一相连位集可存储于存储器裸片的第一平面中，且所述计算操作可基于用于所述计算操作的真值表。所述装置可对所述第一向量的第二相连位集和所述第二向量的第二相连位集执行第二计算操作。所述第二相连位集可存储于所述存储器裸片的第二平面中且所述计算操作基于用于所述计算操作的所述真值表。
用于向量存储器关联处理

[发明专利]存储器内关联处理系统-CN202211054934.4在审
发明人： S·S·艾勒特;A·D·艾卡尔;J·埃诺;B·希拉诺 -专利权人：美光科技公司
申请日： 2022-08-30 - 公布日： 2023-03-03 - 主分类号： G06F9/305 文献下载
摘要：本申请案是针对存储器内关联处理系统。一种设备可接收指示作为用于计算操作的操作数的第一向量和第二向量的指令集。所述设备可从向量映射方案集中选择用于使用关联处理执行所述计算操作的向量映射方案。所述设备可基于所述选择的向量映射方案，将所述第一向量和所述第二向量写入到各自包括内容可寻址存储器单元阵列的平面集。
存储器关联处理系统

[发明专利]可编程元数据-CN202210797184.3在审
发明人： S·S·艾勒特;J·埃诺;A·D·艾卡尔 -专利权人：美光科技公司
申请日： 2022-07-06 - 公布日： 2023-01-13 - 主分类号： G06F12/0817 文献下载
摘要：本申请案涉及用于存储器的一或多个系统且更明确来说涉及可编程元数据。一种方法可包含接收指示用于存储元数据的存储器装置处的所述元数据的状态的转变的一组规则的信令。所述存储器装置可在接收到所述一组规则之后从主机装置接收与一组数据相关联的命令。所述存储器装置可部分基于所述一组规则及所述命令将与存储于所述存储器装置处的所述一组数据相关联的元数据从第一状态转变到第二状态。所述存储器装置可执行从所述主机装置接收到的所述命令。
可编程数据

[发明专利]用于存储器装置的数据恢复系统-CN202111477053.9在审
发明人： R·E·法肯索尔;S·S·艾勒特 -专利权人：美光科技公司
申请日： 2021-12-06 - 公布日： 2022-06-14 - 主分类号： G11C29/42 文献下载
摘要：与存储器装置中的数据恢复有关的系统、方法及设备。在一个方法中，存储器装置对所存储的数据编码。所述存储器装置从存储媒体读取码字，并确定所述码字中的错误数目超过所述存储器装置的错误校正能力。例如，所述错误是由一或多个卡住位造成。响应于此确定，向所述存储媒体的从中读取所述码字的相同地址写入一或多个数据模式。读取所述数据模式以识别所述卡住位的位位置。所识别位置用于校正读取的码字中对应于所述所识别位置的位错误。经校正码字被发送到主机装置(例如，其已使用读取命令向所述存储器装置请求数据)。
用于存储器装置数据恢复系统

[发明专利]连接单芯片系统与存储器芯片的加速器芯片-CN202080065067.7在审
发明人： J·M·埃诺;K·M·丘尔维兹;S·S·艾勒特 -专利权人：美光科技公司
申请日： 2020-09-14 - 公布日： 2022-05-20 - 主分类号： G06F15/78 文献下载
摘要：本发明提供一种能够连接单芯片系统(SoC)与存储器芯片的加速器芯片，例如人工智能(AI)加速器芯片。所述加速器芯片可具有被配置成经由布线连接到所述存储器芯片的第一引脚集合，以及被配置成经由布线连接到所述SoC的第二引脚集合。所述加速器芯片可被配置成执行并加速用于所述SoC的专用计算(例如，AI计算)，以及使用所述存储器芯片作为用于所述专用计算的存储器。举例来说，所述加速器芯片可为AI加速器芯片，且所述AI加速器芯片可被配置成执行并加速用于所述SoC的AI计算，以及使用所述存储器芯片作为用于所述AI计算的存储器。
连接芯片系统存储器加速器

[发明专利]多层存储器的灵活配给-CN202080064774.4在审
发明人： A·D·艾卡尔;S·斯瓦米;S·S·艾勒特;S·E·布拉德绍 -专利权人：美光科技公司
申请日： 2020-09-09 - 公布日： 2022-05-20 - 主分类号： G06F12/02 文献下载
摘要：一种具有可实施多层存储器的灵活配给的存储器芯片串的系统。在一些实例中，所述系统可包含存储器的存储器芯片串中的第一存储器芯片、所述串中的第二存储器芯片，以及所述串中的第三存储器芯片。所述第一存储器芯片可直接接线到所述第二存储器芯片且可经配置以直接与所述第二存储器芯片交互。所述第二存储器芯片可直接接线到所述第三存储器芯片且可经配置以直接与所述第三存储器芯片交互。作为实施多层存储器的所述灵活配给的部分，所述第一存储器芯片可包含用于所述第二存储器芯片的高速缓存，且所述第二存储器芯片可包含用于所述第三存储器芯片的缓冲器。
多层存储器灵活配给

[发明专利]用于数据移动的可编程引擎-CN202080064772.5在审
发明人： K·M·丘尔维兹;S·斯瓦米;S·E·布拉德绍;J·M·埃诺;A·D·艾卡尔;S·S·艾勒特 -专利权人：美光科技公司
申请日： 2020-09-09 - 公布日： 2022-05-20 - 主分类号： G06F12/02 文献下载
摘要：一种存储器芯片具有经配置以存储从微芯片传输的程序数据的预定义存储器区。所述存储器芯片还具有可编程引擎，所述可编程引擎经配置以促进对第二存储器芯片进行存取以根据存储在所述预定义存储器区中的程序数据从所述第二存储器芯片读取数据以及将数据写入到所述第二存储器芯片。所述预定义存储器区可包含被配置为用于所述可编程引擎的命令队列的部分，且所述可编程引擎可经配置以促进根据所述命令队列对所述第二存储器芯片进行存取。
用于数据移动可编程引擎

[发明专利]时空积和熔加以及相关系统、方法和装置-CN202080069213.3在审
发明人： S·S·艾勒特;S·古纳塞克兰;A·D·艾卡尔;D·尤达诺夫;S·帕塔萨拉蒂 -专利权人：美光科技公司
申请日： 2020-08-05 - 公布日： 2022-05-17 - 主分类号： G06F7/544 文献下载
摘要：描述了操作存储器系统的系统、设备和方法。还描述了存储器中处理使能存储器装置，以及在所述存储器中处理使能存储器装置内执行积和熔加操作的方法。存储在一或多个存储器阵列的一或多个部分处的位的位位置可以通过激活相同或不同的存取线经由数据线来进行存取。可以临时形成并测量操作性地耦接到数据线的读出电路以确定数据线的所存取的位位置的状态(例如，为逻辑“1”的位的数量的计数)，并且状态信息可以用于确定计算结果。
时空以及相关系统方法装置

[发明专利]映射未经分类的存储器存取至经分类的存储器存取-CN202080064975.4在审
发明人： K·M·丘尔维兹;S·S·艾勒特;王宏育;S·E·布拉德绍;S·古纳塞卡兰;J·M·埃诺;S·斯瓦米 -专利权人：美光科技公司
申请日： 2020-09-16 - 公布日： 2022-04-26 - 主分类号： G06F12/1036 文献下载
摘要：本发明提供一种计算机系统，其包含将可随机存取数据存储在所述计算机系统的主存储器中的不同类型的物理存储器装置。在一种做法中，将数据存储在由操作系统分配给应用程序的一或多个逻辑地址处的存储器中。将所述数据物理地存储在第一存储器类型的第一存储器装置(例如NVRAM)中。所述操作系统确定所存储数据的存取模式。响应于确定所述存取模式，将所述数据从所述第一存储器装置移动到不同存储器类型的第二存储器装置(例如DRAM)。
映射未经分类存储器存取

[发明专利]具有集成数据移动器的存储器芯片-CN202080064473.1在审
发明人： S·E·布拉德绍;S·斯瓦米;S·S·艾勒特;J·M·埃诺;A·D·艾卡尔 -专利权人：美光科技公司
申请日： 2020-09-09 - 公布日： 2022-04-26 - 主分类号： G06F13/10 文献下载
摘要：一种存储器芯片，其具有第一引脚集合，所述第一引脚集合被配置成允许所述存储器芯片经由第一布线耦合到第一微芯片或装置。所述存储器芯片还具有第二引脚集合，所述第二引脚集合被配置成允许所述存储器芯片经由与所述第一布线分开的第二布线耦合到第二微芯片或装置。所述存储器芯片还具有数据移动器，所述数据移动器被配置成便于经由所述第二引脚集合存取所述第二微芯片或装置以从所述第二微芯片或装置读取数据并且将数据写入到所述第二微芯片或装置中。此外，一种系统，其具有所述存储器芯片、所述第一微芯片或装置以及所述第二微芯片或装置。
具有集成数据移动存储器芯片

[发明专利]连接单芯片系统与加速器芯片的存储器芯片-CN202080064781.4在审
发明人： S·S·艾勒特;K·M·丘尔维兹;J·M·埃诺 -专利权人：美光科技公司
申请日： 2020-09-14 - 公布日： 2022-04-26 - 主分类号： G06F13/16 文献下载
摘要：本发明提供一种连接SoC与加速器芯片(例如，AI加速器芯片)的存储器芯片(例如，DRAM)。提供一种包括所述存储器芯片和所述加速器芯片的系统。所述系统可包括所述SoC。所述存储器芯片可包括第一存储器胞元以存储且提供从所述SoC接收到的计算输入数据(例如，AI计算输入数据)，以由所述加速器芯片用作计算输入(例如，AI计算输入)。所述存储器芯片可包括第二存储器胞元以存储且提供从所述加速器芯片接收到的第一计算输出数据(例如，AI计算输出数据)，以由所述SoC检索或由所述加速器芯片重新用作计算输入。所述存储器芯片还可包括第三存储器胞元以存储从所述SoC接收到的与非AI任务有关的第二计算输出数据(例如，非AI计算输出数据)，以由所述SoC检索以用于非AI任务。
连接芯片系统加速器存储器

[发明专利]用于内容可寻址存储器的错误校正-CN202080064811.1在审
发明人： A·D·艾卡尔;S·S·艾勒特 -专利权人：美光科技公司
申请日： 2020-08-18 - 公布日： 2022-04-26 - 主分类号： G06F11/10 文献下载
摘要：本发明描述用于内容可寻址存储器(CAM)的错误校正的方法、系统及装置。CAM可将位向量存储为一组子向量，所述每一子向量存储于CAM的独立方面中，例如存储于CAM内的存储器单元的单独列或阵列中。CAM可类似地使询问输入位向量分段且针对每一所得输入子向量标识匹配子向量是否由CAM存储。当匹配子向量的数目满足阈值值时，CAM可标识输入位向量的匹配。CAM可基于比较对应于经标识匹配的存储位向量与输入位向量来验证匹配。存储位向量可经历错误校正且可存储于CAM或另一存储器阵列(例如动态随机存取存储器(DRAM)阵列)中。
用于内容寻址存储器错误校正

1
2
3
下一页»
尾页
共 39 条