“M.塔达尤尼”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]制成具有绝缘体上硅衬底的嵌入式存储器设备的方法-CN201580050301.8有效
发明人： C.苏;H.V.陈;M.塔达尤尼;N.杜;J.杨 -专利权人：硅存储技术公司
申请日： 2015-08-03 - 公布日： 2018-12-21 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种形成半导体设备的方法，所述方法以具有硅、在所述硅上的第一绝缘层和在所述第一绝缘层上的硅层的衬底开始。仅从第二衬底区域移除所述硅层和所述绝缘层。在所述衬底第一区域中的所述硅层上方和在所述第二衬底区域中的所述硅上方形成第二绝缘层。在所述第一衬底区域中形成第一多个沟槽，每个沟槽延伸穿过所有的层并且延伸到所述硅中。在所述第二衬底区域中形成第二多个沟槽，每个沟槽延伸穿过所述第二绝缘层并且延伸到所述硅中。在所述第一沟槽和所述第二沟槽中形成绝缘材料。在所述第一衬底区域中形成逻辑设备，并且在所述第二衬底区域中形成存储器单元。
制成具有绝缘体衬底嵌入式存储器设备方法

[发明专利]制造具有绝缘体上硅衬底的嵌入式存储器设备的方法-CN201680058275.8在审
发明人： C-S.苏;M.塔达尤尼;N.杜 -专利权人：硅存储技术公司
申请日： 2016-08-02 - 公布日： 2018-06-12 - 主分类号： H01L21/02 文献下载
摘要：本发明公开了一种在相同的绝缘体上硅衬底上形成具有存储器单元和逻辑设备的半导体器件的方法。所述方法包括提供衬底，所述衬底包括硅、直接在所述硅上方的第一绝缘层，以及直接在所述第一绝缘层上方的硅层。使硅在所述衬底的第一（存储器）区域中的所述硅层上而不在所述衬底的第二（逻辑设备）区域中外延生长，使得所述硅层在所述衬底的所述第一区域中相对于所述衬底的所述第二区域较厚。存储器单元形成在所述衬底的所述第一区域中，并且逻辑设备形成在所述衬底的所述第二区域中。
衬底逻辑设备硅层绝缘层存储器单元绝缘体上硅第二区域第一区域嵌入式存储器半导体器件存储器生长制造

[发明专利]带有衬底应激区的分裂栅存储器单元及其制作方法-CN201380050696.2有效
发明人： M.塔达尤尼;N.杜 -专利权人：硅存储技术公司
申请日： 2013-07-31 - 公布日： 2017-05-10 - 主分类号： G11C11/34 文献下载
摘要：一种存储器设备及其制作方法，所述存储器设备具有第一导电类型的半导体材料的衬底；所述衬底中第二导电类型的隔开的第一区域和第二区域，在所述衬底中两者之间带有沟道区；在所述衬底上方且与所述衬底绝缘的导电浮动栅极，其中所述浮动栅极被布置为至少部分地在所述第一区域和所述沟道区的第一部分上方；横向地邻近所述浮动栅极且与所述浮动栅极绝缘的导电第二栅极，其中所述第二栅极被布置为至少部分地在所述沟道区第二部分上方并且与所述沟道区第二部分绝缘；以及形成于所述第二栅极下方的所述衬底中的嵌入碳化硅应激区。
带有衬底应激分裂存储器单元及其制作方法

[发明专利]通过减小掺杂剂在栅极之下的扩散来形成存储器单元的方法-CN201380044065.X有效
发明人： X.刘;M.塔达尤尼;C-S.苏;N.杜 -专利权人：硅存储技术公司
申请日： 2013-07-29 - 公布日： 2017-02-22 - 主分类号： H01L21/336 文献下载
摘要：一种形成存储器单元的方法包括在衬底上方形成导电浮置栅极，在所述浮置栅极上方形成导电控制栅极，在所述浮置栅极的一侧横向形成导电擦除栅极并在所述浮置栅极的所述一侧的相对侧横向形成导电选择栅极。在所述浮置栅极和所述选择栅极形成之后，所述方法包括使用以相对于所述衬底的表面小于九十度且大于零度的角度注入掺杂剂的注入过程，将所述掺杂剂注入到所述选择栅极下的所述沟道区的部分中。
通过减小掺杂栅极之下扩散形成存储器单元方法

[发明专利]体/SOI混合衬底上的嵌入式存储器器件及制造其的方法-CN201580014057.X在审
发明人： C-S.苏;M.塔达尤尼;H.V.特兰;N.杜 -专利权人：硅存储技术公司
申请日： 2015-02-11 - 公布日： 2016-11-09 - 主分类号： H01L21/28 文献下载
摘要：半导体器件具有带有第一区域(20)和第二区域(22)的硅衬底，所述第一区域（20）包括掩埋的绝缘层(10b)，其在所述绝缘层上方和下方具有硅；在所述第二区域（22）中，所述衬底没有设置在任何硅下方的掩埋的绝缘体。逻辑MOS器件(62)形成于在所述绝缘层上方的所述硅(10c)中的所述第一区域中。存储器单元(49)形成于所述第二区域中，所述第二区域包括形成于所述衬底中并且将沟道区(47)限定在其间的间隔开的第二源极区和第二漏极区(42,48)，设置在所述沟道区的第一部分上方并且与其绝缘的浮栅(34)，以及设置在所述沟道区的第二部分上方并且与其绝缘的选择栅(44)。
soi 混合衬底嵌入式存储器器件制造方法

[发明专利]扩展的源漏MOS晶体管及形成方法-CN201380050798.4在审
发明人： C-S.苏;M.塔达尤尼;Y-H.陈 -专利权人：硅存储技术公司
申请日： 2013-08-26 - 公布日： 2015-05-27 - 主分类号： H01L29/06 文献下载
摘要：一种晶体管及其制造方法，所述晶体管包括衬底、位于所述衬底上方的导电栅极和所述衬底中位于所述导电栅极下方的沟道区。第一及第二绝缘间隔物横向地相邻于所述导电栅极的第一及第二侧。所述衬底中的源极区相邻于所述导电栅极的所述第一侧和所述第一间隔物，但与所述导电栅极的所述第一侧和所述第一间隔物横向地间隔开；并且所述衬底中的漏极区相邻于所述导电栅极的所述第二侧和所述第二间隔物，但与所述导电栅极的所述第二侧和所述第二间隔物横向地间隔开。第一及第二LD区位于所述衬底中并且分别在所述沟道区和所述源极区或漏极区之间横向地扩展，所述第一及第二LD区各自具有既不设置于所述第一及第二间隔物下方、也不设置于所述导电栅极下方的部分，并且各自具有小于所述源极区或漏极区的掺杂物浓度的掺杂物浓度。
扩展 mos 晶体管形成方法