“J·C·J·让森斯”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果4个，建议您升级VIP下载更多相关专利

[发明专利]电路、电子器件及其形成方法-CN201910341339.0有效
发明人： M·阿加姆;A·苏沃哈诺维;J·C·J·让森斯 -专利权人：半导体元件工业有限责任公司
申请日： 2019-04-26 - 公布日： 2023-05-23 - 主分类号： H01L27/06 文献下载
摘要：本公开涉及电路、电子器件及其形成方法。一方面，电路可包括第一晶体管，其中发射极耦接到发射极端子，并且基极耦接到基极端子；第二晶体管，其中集电极耦接到衬底端子，并且基极耦接到第一晶体管的集电极；以及部件，部件具有整流结，其中第一端子耦接到第一晶体管的集电极，并且第二端子耦接到电路的集电极端子。在另一方面，电子器件可包括衬底，衬底具有第一半导体区域；第二半导体区域；以及第三半导体区域；第一沟槽隔离结构，第一沟槽隔离结构从主表面延伸穿过第三半导体区域并且终止在第二半导体区域内；以及发射极区域，其耦接到电子器件的发射极端子。电路和电子器件可允许高电压双极结型晶体管具有良好的β并且形成在相对小的区域中。
电路电子器件及其形成方法

[发明专利]形成半导体器件及其电路的方法-CN202011542310.8在审
发明人： J·罗伊格-吉塔特;J·C·J·让森斯;F·J·G·德克勒克;T·波恩尼 -专利权人：半导体元件工业有限责任公司
申请日： 2020-12-22 - 公布日： 2021-07-06 - 主分类号： H02M1/088 文献下载
摘要：本发明题为“形成半导体器件及其电路的方法”。本发明提供了一种驱动电路，在一个实施方案中，该驱动电路被配置为在连接到第一晶体管的第二晶体管被启用的时间间隔期间将晶体管的Vgs形成为负值。
形成半导体器件及其电路方法

[发明专利]电子器件-CN202010029159.1在审
发明人： M·阿加姆;J·皮杰卡克;J·C·J·让森斯 -专利权人：半导体元件工业有限责任公司
申请日： 2020-01-10 - 公布日： 2020-09-22 - 主分类号： H01L21/76 文献下载
摘要：本发明题为“电子器件”。本发明公开了一种电子器件。所述电子器件可以包括限定沟槽的衬底。在一个实施方案中，半导体主体可以在所述沟槽内，其中，所述半导体主体具有至少0.05欧姆‑厘米的电阻率，并且与所述衬底电隔离。在一个实施方案中，电子部件可以在所述半导体主体内。所述电子部件可以是电阻器或二极管。在一个特定实施方案中，所述半导体主体具有上表面，所述电子部件在上表面内并沿着所述上表面，并且与所述半导体主体的底部间隔开。在另外的实施方案中，所述电子器件还可以包括在所述衬底的有源区内的第一电子部件、在所述沟槽内的隔离结构和在所述隔离结构内的第二电子部件。
电子器件

[发明专利]具有优化的漏极终止的半导体器件及其方法-CN201910675766.2在审
发明人： J·C·J·让森斯;J·皮杰卡克;M·阿加姆 -专利权人：半导体元件工业有限责任公司
申请日： 2019-07-25 - 公布日： 2020-03-03 - 主分类号： H01L29/78 文献下载
摘要：本发明题为“具有优化的漏极终止的半导体器件及其方法”。所公开的实施方案的系统和方法包括一种半导体器件结构，该半导体器件结构具有半导体基板。半导体基板具有第一主表面、相对的第二主表面、第一导电类型的第一掺杂区，该第一掺杂区设置在第一主表面下方、和第一导电类型的半导体区，该半导体区设置在第一掺杂区与第二主表面之间。半导体器件还可以包括沟槽隔离结构，该沟槽隔离结构包括由绝缘沟槽衬垫包围的导电沟槽填充物。沟槽隔离结构从第一主表面延伸穿过第一掺杂区并延伸到半导体区中。半导体器件还可以包括设置有漏极结构的半导体器件，以及连接结构，该连接结构形成在沟槽隔离结构的导电沟槽填充物与漏极区之间。
具有优化终止半导体器件及其方法