“E·博兰里那”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果8个，建议您升级VIP下载更多相关专利

[发明专利]存储器阵列中的并行存取-CN202310193756.1在审
发明人： E·博兰里那;A·马丁内利;C·V·A·劳伦特;F·贝代斯基 -专利权人：美光科技公司
申请日： 2023-03-02 - 公布日： 2023-09-05 - 主分类号： G11C7/10 文献下载
摘要：本申请涉及存储器阵列中的并行存取。存储器装置的一组存储器单元可以与导电结构阵列相关联，其中此类结构可以使用被第一驱动器激活的一组晶体管或其它开关组件耦合。所述一组存储器单元可以划分成两个或更多个存储器单元子集，其中每个子集可以与相应第二驱动器相关联，用于驱动存取电流通过所述子集的存储器单元。此类第二驱动器中的两个或更多个可以同时操作，相比于具有单个此类第二驱动器的其它不同实施方案，这可支持在所述存储器装置的不同占据面积上分布电流或分布相关联电路结构。
存储器阵列中的并行存取

[发明专利]用于交叉点存储器装置的编程电流控制器和感测电路-CN202310026305.9在审
发明人： A·盖蒂;安德烈亚·马丁内利;E·博兰里那;F·贝代斯基;P·凡蒂尼 -专利权人：美光科技公司
申请日： 2023-01-09 - 公布日： 2023-08-01 - 主分类号： G11C16/12 文献下载
摘要：本公开涉及用于交叉点存储器装置的编程电流控制器和感测电路。在一种方法中，竖直三维交叉点存储器装置使用数字线解码器，其在存储器单元的数字线侧上包含电流限制器和感测电路，所述电流限制器和感测电路被配置成控制由控制器选择的正或负编程极性中的任一个下的编程电流。两个电流限制器各自用于每一存储器单元的所述数字线侧上。负极性电流限制器用于上拉，且正极性电流限制器用于下拉。负极性感测电路用于相应数字线解码器与正供应电压之间。正极性感测电路用于所述相应数字线解码器与负供应电压之间。基于所选编程极性将相同极性的所述电流限制器和感测电路对耦合到每一数字线解码器。
用于交叉点存储器装置编程电流控制器电路

[发明专利]改进的竖直3D存储器装置及存取方法-CN202080101330.3在审
发明人： C·维拉;S·F·席佩斯;P·凡蒂尼;E·博兰里那 -专利权人：美光科技公司
申请日： 2020-05-25 - 公布日： 2023-01-31 - 主分类号： H10B63/00 文献下载
摘要：本公开提供一种存储器装置及其存取/取消选择方法。所述存储器装置包括：存储器层，其包含形成于其中的存储器单元的竖直三维(3D)存储器阵列，其中存储器单元经由彼此正交的字线及数字线被存取，且所述数字线呈竖直延伸的导电支柱的形式；支柱选择层，其形成于所述存储器层下方，且其中形成有用于存取存储器单元的薄膜晶体管(TFT)；及外围电路层，其形成于所述支柱选择层下方，且具有用于字线及位线的感测放大器及解码电路系统，其中针对每一支柱配置TFT。
改进竖直存储器装置存取方法

[发明专利]具有单晶体管驱动器的存储器装置及操作所述存储器装置的方法-CN202080098696.X在审
发明人： R·穆泽托;E·博兰里那;U·迪温琴佐;F·贝代斯基 -专利权人：美光科技公司
申请日： 2020-03-24 - 公布日： 2022-12-23 - 主分类号： G11C13/00 文献下载
摘要：描述了一种具有单晶体管驱动器的存储器装置及操作所述存储器装置的方法。在一些实施例中，所述存储器装置可包括：存储器单元，其位于存储器阵列的存取线的交叉点处；第一偶数单晶体管驱动器，其经配置以：在空闲阶段期间将第一偶数存取线驱动到放电电压，在作用阶段期间将所述第一偶数存取线驱动到浮动电压，且在脉冲阶段期间将所述第一偶数存取线驱动到读取/编程电压；及第一奇数单晶体管驱动器，其经配置以：在所述空闲阶段期间将第一奇数存取线驱动到所述放电电压，所述第一奇数存取线物理地邻近于所述第一偶数存取线，在所述作用阶段期间将所述第一奇数存取线驱动到所述浮动电压，及在所述脉冲阶段期间将所述第一奇数存取线驱动到屏蔽电压。
具有晶体管驱动器存储器装置操作方法

[发明专利]参考电压管理-CN202080031998.5有效
发明人： E·博兰里那;F·贝代斯基 -专利权人：美光科技公司
申请日： 2020-03-18 - 公布日： 2022-08-19 - 主分类号： G11C5/14 文献下载
摘要：本申请案涉及参考电压管理。描述用于例如在关键操作(例如感测操作)期间维持存储器装置中的稳定电压差的技术。待维持的电压差可为跨存储器单元的读取电压或与参考电压相关联的差，以及其它实例。组件(例如本地电容器)可在所述操作之前与偏置到第一电压(例如全局参考电压)的节点耦合以在电路系统相对安静(例如无噪声)时对所述第一电压与第二电压之间的电压差进行采样。所述组件可在所述操作之前与所述节点解耦，使得可允许所述组件的节点(例如电容器)在所述操作期间浮动。跨所述组件的所述电压差可在所述第二电压的变化期间保持稳定，且可在所述操作期间提供稳定电压差。
参考电压管理

[发明专利]存储器子阵列的并行存取-CN202080056757.6在审
发明人： G·米里希尼;E·博兰里那 -专利权人：美光科技公司
申请日： 2020-06-11 - 公布日： 2022-03-25 - 主分类号： G11C7/10 文献下载
摘要：本文中的技术可允许在完成存储器装置的存储体中的先前开启存储器胞元行的预充电操作之前激活相同存储体中的子阵列的行。所述存储体内的每一子阵列可与相应本地锁存电路相关联，所述本地锁存电路可用来独立于所述相同存储体的后续命令而维持所述子阵列处的相位。例如，所述锁存电路可内部化由第一行的预充电命令触发的时序信号使得如果在所述第一行的所述预充电操作完成之前的一时间接收所述相同存储体中的不同子阵列的激活命令，那么所述预充电操作可一直继续到所述第一行关闭，因为可使用所述锁存电路将由所述预充电命令触发的所述时序信号本地维持于所述子阵列处。
存储器阵列并行存取

[发明专利]用于存储器单元的感测技术-CN202010685167.1在审
发明人： U·迪温琴佐;E·博兰里那;R·穆泽托;F·贝代斯基 -专利权人：美光科技公司
申请日： 2020-07-16 - 公布日： 2021-01-19 - 主分类号： G11C29/10 文献下载
摘要：本申请案涉及用于存储器单元的感测技术。描述用于使锁存器能够感测存储器单元的逻辑状态的方法、系统及装置。与存储器单元耦合的晶体管可经由所述晶体管的一或多个寄生电容将与所述存储器单元相关联的第一电压提升到第二电压。所述第二电压可经产生于感测组件的第一节点上，且所述第二电压可通过将电压施加于与所述感测组件的电容器耦合的移位节点移位到所述感测组件的第一节点处的第三电压。类似提升及移位操作可经执行以在所述感测组件的第二节点上产生参考电压。所述感测组件可通过与所述参考电压比较来感测所述存储器单元的所述状态。
用于存储器单元技术

[发明专利]用于单板配置和存储器阵列操作的设备和方法-CN201811541633.8在审
发明人： F·贝代斯基;E·博兰里那 -专利权人：美光科技公司
申请日： 2018-12-17 - 公布日： 2019-07-16 - 主分类号： G11C11/22 文献下载
摘要：描述用于单板配置和存储器阵列操作的设备和方法。非易失性存储器阵列可利用单板来覆盖所述阵列的子集。可通过在固定电压下操作所述板和未经选择的存储器单元的存取线来选择所述子集的一或多个存储器单元。可对所述所选单元的存取线施加第二电压，且随后减小所述第二电压以执行存取操作。去除所述所施加的电压可以允许所述存储器单元在后续存取操作之前经历一段恢复期。
存储器单元存储器阵列存取操作单板配置存取线子集非易失性存储器阵列施加方法描述固定电压单板减小去除覆盖

1
共 8 条