“D·比林斯利”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果13个，建议您升级VIP下载更多相关专利

[发明专利]集成式组合件和形成集成式组合件的方法-CN201910409476.3有效
发明人： D·比林斯利;E·A·麦克蒂尔;C·W·佩茨;李浩宇;J·M·梅尔德里姆;Y·J·胡 -专利权人：美光科技公司
申请日： 2019-05-16 - 公布日： 2023-08-29 - 主分类号： H10B41/35 文献下载
摘要：本申请案涉及集成式组合件和形成集成式组合件的方法。一些实施例包含一种集成式组合件，其包括具有与第二区域相邻的第一区域的绝缘块体。所述第一区域与所述第二区域相比具有并入其中的较大量的一或多种惰性间隙元素。一些实施例包含一种集成式组合件，其具有竖直延伸的沟道材料柱，并且具有沿着所述沟道材料柱的存储器单元。导电结构在所述沟道材料柱下方。所述导电结构包含与所述沟道材料柱的底部区域直接接触的掺杂半导体材料。绝缘块体沿着所述沟道材料柱的所述底部区域。所述绝缘块体具有在下部区域上方的上部区域。所述下部区域与所述上部区域相比具有并入其中的较大量的一或多种惰性间隙元素。一些实施例包含一种形成集成式组合件的方法。
集成组合形成方法

[发明专利]具有垂直延伸结构的组合件及其形成方法-CN201811556564.8有效
发明人： D·R·埃科诺米;J·M·梅尔德里姆;李浩宇;Y·J·胡;C·W·佩茨;D·比林斯利;E·A·麦克蒂尔 -专利权人：美光科技公司
申请日： 2018-12-19 - 公布日： 2023-05-19 - 主分类号： H10B43/20 文献下载
摘要：本申请案涉及具有垂直延伸结构的组合件及其形成方法。一些实施例包含组合件，其具有沟道材料柱且具有沿着所述沟道材料柱的存储器单元。导电结构在所述沟道材料柱下方。所述导电结构具有与所述沟道材料柱的底部区域直接接触的掺杂半导体材料。镁、钪、钇及镧系元素中的一或多者沿着所述沟道材料柱的所述底部区域。一些实施例包含形成组合件的方法。形成结构，且抵靠所述结构的上表面形成块状物。在所述块状物中的开口内形成插塞。所述插塞包括第一材料上方的第二材料。所述第一材料包含镁、钪、钇及镧系元素中的一或多者。开口经形成以终止于所述第一材料上，且接着延伸穿过所述第一材料。在所述开口内形成沟道材料柱。
具有垂直延伸结构组合及其形成方法

[发明专利]包含导电结构的微电子装置以及相关存储器装置、电子系统和方法-CN202180049928.7在审
发明人： D·比林斯利;M·J·金;J·D·格林利;Y·J·胡;T·乔治;A·拉伊;S·古普塔;K·A·里特尔 -专利权人：美光科技公司
申请日： 2021-07-02 - 公布日： 2023-04-25 - 主分类号： H10B43/35 文献下载
摘要：一种微电子装置包括：堆叠结构，其包括布置成层的交替的导电结构和绝缘结构，所述层中的每一个分别包括导电结构和绝缘结构；存储器单元串，其竖直地延伸穿过所述堆叠结构，所述存储器单元串包括竖直地延伸穿过所述堆叠结构的沟道材料；以及另一堆叠结构，其竖直上覆于所述堆叠结构且包括其它导电结构和其它绝缘结构的交替层级的其它层，所述其它导电结构展现比所述堆叠结构的所述导电结构的导电性更大的导电性。还描述了相关存储器装置、电子系统和方法。
包含导电结构微电子装置以及相关存储器电子系统方法

[发明专利]包括具有存储器单元串的存储器阵列的集成电路系统和用于形成包括存储器单元串的存储器阵列的方法-CN202180049868.9在审
发明人： D·比林斯利;J·D·格林利;J·D·霍普金斯;永俊·杰夫·胡;S·伦加德 -专利权人：美光科技公司
申请日： 2021-08-11 - 公布日： 2023-04-14 - 主分类号： H10B41/27 文献下载
摘要：下部沟道开口在其中具有牺牲材料。下部第一层面的上部或上部第一层面的下部包括具有(a)或(b)的非化学计量氮化硅，其中：(a)：氮‑硅原子比率大于1.33且小于1.5；且(b)：氮‑硅原子比率大于或等于1.0且小于1.33。所述上部第一层面中处于所述下部的上部第一层面上方的较高上部第一层面包括不具有所述(a)或所述(b)的氮化硅。
包括具有存储器单元阵列集成电路系统用于形成方法

[发明专利]晶体管及包括存储器单元串的存储器电路系统-CN202210802300.6在审
发明人： D·比林斯利;J·D·格林利;Y·J·胡;R·J·克莱因;E·A·麦克蒂尔 -专利权人：美光科技公司
申请日： 2022-07-07 - 公布日： 2023-01-17 - 主分类号： H10B41/27 文献下载
摘要：本申请案涉及晶体管及包括存储器单元串的存储器电路系统。包括存储器单元串的存储器电路系统包括包含交替的绝缘层级与导电层级的竖直堆叠。沟道材料串延伸穿过所述绝缘层级及所述导电层级。电荷通道材料在所述导电层级中位于所述沟道材料串的横向外部。存储材料在所述导电层级中位于所述电荷通道材料的横向外部。AlOq、ZrOq及HfOq中的至少一者在所述导电层级中位于所述存储材料的横向外部。(a)及(b)中的至少一者在所述导电层级中位于AlOq、ZrOq及HfOq中的所述至少一者的横向外部，其中，(a)：MoOxNy，其中“x”及“y”中的每一者是从0到4.0；及(b)：MoMz，其中“M”为W、第7族金属及第8族金属中的至少一者；“z”大于0且小于1.0。
晶体管包括存储器单元电路系统

[发明专利]包括包含触点通孔及导电线的结构的设备和相关方法-CN202211246360.0在审
发明人：张晓松;Y·J·胡;D·A·奎利;M·Z·胡斯艾因;M·J·欧文;D·比林斯利;S·拉玛罗杰;R·J·汉森;王淼鑫;K·W·洲 -专利权人：美光科技公司
申请日： 2020-08-13 - 公布日： 2022-12-20 - 主分类号： H01L27/11551 文献下载
摘要：本申请涉及包括包含触点通孔及导电线的结构的设备和相关方法。所述设备包括结构，所述结构包含上覆于下部绝缘材料的上部绝缘材料、下伏于所述下部绝缘材料的导电元件，及包括金属线及触点的导电材料。所述导电材料从所述上部绝缘材料的上部表面延伸到所述导电元件的上部表面。所述结构还包括邻近所述金属线的衬里材料。在所述触点外部的所述金属线的所述导电材料的最上表面的宽度相对小于所述触点的所述导电材料的最上表面的宽度。
包括包含触点导电结构设备相关方法

[发明专利]包括包含触点通孔及导电线的结构的设备和相关方法-CN202010810979.4有效
发明人：张晓松;Y·J·胡;D·A·奎利;M·Z·胡斯艾因;M·J·欧文;D·比林斯利;S·拉玛罗杰;R·J·汉森;王淼鑫;K·W·洲 -专利权人：美光科技公司
申请日： 2020-08-13 - 公布日： 2022-10-21 - 主分类号： H01L27/11551 文献下载
摘要：本申请涉及一种包括包含触点通孔及导电线的结构的设备、相关方法及存储器装置。所述设备包括结构，所述结构包含上覆于下部绝缘材料的上部绝缘材料、下伏于所述下部绝缘材料的导电元件，及包括金属线及触点的导电材料。所述导电材料从所述上部绝缘材料的上部表面延伸到所述导电元件的上部表面。所述结构还包括邻近所述金属线的衬里材料。在所述触点外部的所述金属线的所述导电材料的最上表面的宽度相对小于所述触点的所述导电材料的最上表面的宽度。
包括包含触点导电结构设备相关方法

[发明专利]包括存储器阵列的集成电路系统及其形成方法-CN202110993203.5在审
发明人： D·比林斯利;J·D·格林利;J·D·霍普金斯;Y·J·胡;S·伦加德 -专利权人：美光科技公司
申请日： 2021-08-26 - 公布日： 2022-03-01 - 主分类号： H01L27/11524 文献下载
摘要：本公开涉及一种包括存储器阵列的集成电路系统及其形成方法。一种用于形成包括存储器单元的串的存储器阵列的方法包括在下堆叠的正上方形成上堆叠。所述下堆叠包括竖直交替的下第一层面和下第二层面。所述上堆叠包括竖直交替的上第一层面和上第二层面。下沟道开口延伸穿过所述下第一层面和所述下第二层面。所述下沟道开口在其中具有牺牲材料。所述下第二层面的上部或所述上第二层面的下部包括硅氧原子比大于0.5的非化学计量二氧化硅。在所述下部的上第二层面上方的所述上第二层面的较高部包括硅氧原子比小于或等于0.5的二氧化硅。
包括存储器阵列集成电路系统及其形成方法

[发明专利]包括存储器单元串的存储器阵列及用于形成存储器阵列的方法-CN202110782933.0在审
发明人： D·比林斯利;J·D·格林利;J·D·霍普金斯;Y·J·胡 -专利权人：美光科技公司
申请日： 2021-07-12 - 公布日： 2022-01-14 - 主分类号： H01L27/11524 文献下载
摘要：本申请涉及包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法。一种包括存储器单元串的存储器阵列包括位于下部堆叠上方的上部堆叠。所述下部堆叠包括竖直交替的下部导电层和下部绝缘层。所述上部堆叠包括竖直交替的上部导电层和上部绝缘层。中间层竖直地位于所述上部堆叠与所述下部堆叠之间。所述中间层至少主要是多晶硅并且具有与所述中间层正上方的所述上部导电层和所述上部绝缘层的组成不同的组成以及与所述中间层正下方的所述下部导电层和所述下部绝缘层的组成不同的组成。存储器单元的沟道材料串延伸穿过所述上部堆叠、所述中间层和所述下部堆叠。公开了其它结构和方法。
包括存储器单元阵列用于形成方法

[发明专利]形成微电子装置的方法以及相关微电子装置、存储器装置和电子系统-CN202110259233.3在审
发明人： J·D·格林利;J·D·霍普金斯;R·J·克莱因;E·A·麦克蒂尔;徐丽芳;D·比林斯利 -专利权人：美光科技公司
申请日： 2021-03-10 - 公布日： 2021-09-14 - 主分类号： H01L27/11524 文献下载
摘要：本申请案涉及形成微电子装置的方法以及相关微电子装置、存储器装置和电子系统。微电子装置包括堆叠结构、阶梯结构、导电衬垫结构和导电接触结构。所述堆叠结构包括布置于层次中的竖直交替的导电结构和绝缘结构。所述层次中的每一个分别包括所述导电结构中的一个和所述绝缘结构中的一个。所述阶梯结构具有包括所述堆叠结构的所述层次中的至少一些的边缘的台阶。所述导电衬垫结构处于所述阶梯结构的所述台阶上并且包括贝塔相钨。所述导电接触结构处于所述导电衬垫结构上。还描述存储器装置、电子系统和形成微电子装置的方法。
形成微电子装置方法以及相关存储器电子系统

[发明专利]存储器阵列及形成包括存储器单元串的存储器阵列的方法-CN202011050056.X在审
发明人： D·比林斯利;J·D·格林利;Y·J·胡 -专利权人：美光科技公司
申请日： 2020-09-29 - 公布日： 2021-04-13 - 主分类号： H01L27/11524 文献下载
摘要：本申请案涉及存储器阵列及形成包括存储器单元串的存储器阵列的方法，方法包括形成包括垂直交替第一层及第二层的堆叠。使水平伸长沟槽形成到堆叠中以形成横向间隔存储器块区域。跨横向地在存储器块区域中的横向紧邻者之间且纵向地沿着横向紧邻者的沟槽形成桥材料。桥材料包括纵向交替第一及第二区域。使桥材料的第一区域不同于桥材料的第二区域而离子植入以在蚀刻过程中改变第一或第二区域中的一者相对于另一者的相对蚀刻速率。使第一及第二区域经受蚀刻过程以相对于第一及第二区域中的一者选择性地蚀除另一者以形成跨横向地在横向紧邻存储器块区域之间且沿着横向紧邻存储器块区域纵向间隔的沟槽延伸的桥。揭示独立于方法的其它实施例及结构。
存储器阵列形成包括单元方法

[发明专利]存储器阵列和用于形成包括存储器单元串的存储器阵列的方法-CN202010825265.0在审
发明人：胡怡;R·M·阿卜杜勒拉哈曼;N·比利克;D·比林斯利;柏振宇;J·M·卡什;M·J·金;A·李;D·诺伊迈耶;W·Y·吴;Y·K·朴;C·蒂瓦里;王宜平;L·威廉森;张晓松 -专利权人：美光科技公司
申请日： 2020-08-17 - 公布日： 2021-03-02 - 主分类号： H01L27/11524 文献下载
摘要：本申请涉及存储器阵列和用于形成包括存储器单元串的存储器阵列的方法。一种包括存储器单元串的存储器阵列包括个别地包括竖直堆叠的横向间隔开的存储器块，所述竖直堆叠包括交替的绝缘层和导电层。存储器单元的操作性沟道材料串延伸穿过所述绝缘层和所述导电层。居间材料在横向上处于横向紧邻的所述存储器块之间且在纵向上沿着所述存储器块。所述居间材料包括其中个别地具有竖直伸长接缝的纵向交替的第一和第二区域。所述竖直伸长接缝在所述第一区域中比在所述第二区域中长。公开包含方法的额外实施例。
存储器阵列用于形成包括单元方法

[发明专利]存储器阵列及用于形成包括存储器单元串的存储器阵列的方法-CN202010857059.8在审
发明人： J·D·格林利;D·比林斯利;I·V·恰雷;R·J·克莱因 -专利权人：美光科技公司
申请日： 2020-08-24 - 公布日： 2021-03-02 - 主分类号： H01L27/11556 文献下载
摘要：本申请案涉及存储器阵列及用于形成包括存储器单元串的存储器阵列的方法。一种包括存储器单元串的存储器阵列包括横向隔开的存储器块，所述横向隔开的存储器块个别地包括垂直堆叠，所述垂直堆叠包括交替的绝缘层面及导电层面。存储器单元的操作的沟道材料串延伸穿过所述绝缘层面及所述导电层面。上块状物包括第一材料，其横向地位于紧密横向相邻的所述存储器块之间且沿着紧密横向相邻的所述存储器块纵向隔开，且第二材料横向地位于所述紧密横向相邻的存储器块之间且沿着所述紧密横向相邻的存储器块纵向隔开，纵向地位于所述上块状物之间及下方。所述第二材料具有与所述第一材料的组合物不同的组合物。所述第二材料包括绝缘材料。揭示包含方法的其它实施例。
存储器阵列用于形成包括单元方法

1
共 13 条