“C·S·比尔”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果12个，建议您升级VIP下载更多相关专利

[发明专利]服务器系统-CN201780014445.7有效
发明人： D·L·弗林克;R·瑞弗内;C·S·比尔;F·E·O·古提尔瑞兹 -专利权人：亚马逊科技公司
申请日： 2017-03-01 - 公布日： 2021-11-09 - 主分类号： G06F3/06 文献下载
摘要：一种系统，包括机架和安装在所述机架中的一个或多个服务器系统。服务器系统包括机箱与在所述机箱中的一个或多个装置阵列。每个阵列都包括大容量存储装置和安装在所述服务器系统的所述机箱内的所述阵列中的服务器装置。所述服务器装置占用不多于所述机箱中与所述大容量存储装置中的一个等同的空间体积。阵列的一组大容量存储装置和所述阵列的所述服务器装置形成逻辑节点，并且服务器系统可包括同一机箱中的多个逻辑节点。每个装置阵列可位于滑板中，所述滑板可移入和移出所述服务器系统的所述机箱。
服务器系统

[发明专利]用于编程擦除读取纳米级电阻性存储装置的页缓冲器架构-CN201210105258.9有效
发明人： C·S·比尔;W·D·蔡 -专利权人：斯班逊有限公司
申请日： 2006-05-26 - 公布日： 2012-10-03 - 主分类号： G11C7/10 文献下载
摘要：本发明公开了一种用于编程擦除读取纳米级电阻性存储装置的页缓冲器架构，基于单一命令，提供高电流于编程和擦除功能，以仅编程和擦除其状态将从其先前状态改变的该存储装置(30)。
用于编程擦除读取纳米电阻存储装置缓冲器架构

[发明专利]编程/擦除波成形控制以增加存储单元的数据保持-CN200680027637.3无效
发明人： T－N·方;C·S·比尔;W·D·蔡;D·高恩;E·格申 -专利权人：斯班逊有限公司
申请日： 2006-07-17 - 公布日： 2008-12-03 - 主分类号： G11C13/02 文献下载
摘要：本发明揭示增进并控制存储单元数据保持之系统及方法。产生并施加特定脉冲宽度及强度至存储单元，该存储单元由至少两个电极以及在该至少两个电极之间的可控制导电媒介所制成。侦测跨过该存储单元之电流并传送低输入脉冲(lower input pulse)给该存储单元。该低脉冲之应用控制该存储单元之数据保持而不会干扰该存储单元之最终编程状态。
编程擦除成形控制增加存储单元数据保持

[发明专利]用于编程、擦除及读取纳米级电阻性存储装置的页缓冲器架构-CN200680015533.0无效
发明人： C·S·比尔;W·D·蔡 -专利权人：斯班逊有限公司
申请日： 2006-05-26 - 公布日： 2008-04-30 - 主分类号： G11C7/10 文献下载
摘要：本发明公开了一终于编程和擦除电阻性存储装置阵列的电阻性存储装置(30)的本方法中，基于单一命令，提供高电流于编程和擦除功能，以仅编程和擦除其状态将从其先前状态改变的该存储装置(30)。
用于编程擦除读取纳米电阻存储装置缓冲器架构

[发明专利]编程、读取及擦除存储－二极管阵列中的存储－二极管的方法-CN200580043866.X无效
发明人： C·S·比尔;S·卡扎;T－N·方;S·斯皮策 -专利权人：斯班逊有限公司
申请日： 2005-12-20 - 公布日： 2007-12-05 - 主分类号： G11C16/10 文献下载
摘要：一种存储阵列(140)包括第一和第二组导体(142)、(144)以及数个存储－二极管(130)，各个存储－二极管顺向连接该第一组导体(BL)(142)和该第二组导体(WL)(144)。在顺向从高电位至低电位施加电位通过选择的存储－二极管(130)，预定编程该选择的存储－二极管(130)。在该预定编程期间，提供该阵列(140)中之各其它存储－二极管(130)在其顺向之通过其中之较其临界电压低的电位。藉由在反向从高电位至低电位施加通过存储－二极管(130)的电位可建立各存储－二极管(130)的临界电压。藉由如此建立足够的临界电压，以及藉由选择施加至该阵列(140)之导体之适当电位，可避免漏电流和干扰等相关问题。
编程读取擦除存储二极管阵列中的方法

[发明专利]用于寻址奈米级电阻式存储阵列之二极管阵列架构-CN200580039025.1无效
发明人： N·H·特里普沙斯;C·S·比尔;M·A·范巴斯科克;M·拜诺斯基;T－N·方;W·D·蔡;S·K·潘格勒;S·阿万兹诺 -专利权人：斯班逊有限公司
申请日： 2005-11-10 - 公布日： 2007-10-17 - 主分类号： H01L27/10 文献下载
摘要：本发明之存储结构包括：第一导体(BL)；第二导体(WL)；连接至该第二导体(WL)之电阻式存储单元(130)；连接至该电阻式存储单元(130)及该第一导体(BL)之第一二极管(134)，该第一二极管(134)定位在从电阻式存储单元(130)至该第一导体(BL)的正向方向；以及连接至该电阻式存储单元(130)及第一导体(BL)之第二二极管(132)，该第二二极管(132)与该第一二极管(134)并联，且定位在从该电阻式存储单元(130)至该第一导体(BL)的反方向。该第一及第二二极管(134、132)具有不同的临界电压。
用于寻址奈米级电阻存储阵列二极管架构

[发明专利]具有可变电阻特性的存储装置的控制-CN200580031602.2有效
发明人： T－N·方;M·A·范布斯基尔科;C·S·比尔 -专利权人：斯班逊有限公司
申请日： 2005-09-19 - 公布日： 2007-10-10 - 主分类号： G11C16/02 文献下载
摘要：利用至少一个恒定电流源(114、404)以促进有机存储单元(102、302、402、904、1102、1206)的编程(programming)与/或利用至少一个恒定电压源(112、304)以促进有机存储单元(200、300、400、900、1100)的擦除的系统与方法。本发明利用于单一存储单元装置与存储单元阵列(100)。利用恒定电流源(114、404)可防止在编程期间产生电流突波(spike)并使得存储单元(102、302、402、904、1102、1206)的状态在写入周期期间能够正确的控制，而与存储单元的电阻无关。利用恒定电压源(112、304)可在擦除周期期间对于存储单元(102、302、402、904、1102、1206)提供稳定的负载并使得在处理期间能够不管存储单元电阻的大量动态改变而于存储单元(102、302、402、904、1102、1206)精确地控制电压。
具有可变电阻特性存储装置控制

[发明专利]存储器件和使用及制造该器件的方法-CN200480025672.2无效
发明人： Z·蓝;M·A·范巴斯柯克;C·S·比尔 -专利权人：先进微装置公司
申请日： 2004-05-21 - 公布日： 2006-10-18 - 主分类号： H01L51/05 文献下载
摘要：本发明公开由两个电极(106，202，108，204)所构成的存储单元(104)，该两个电极之间具有可控制导电介质。可控制导电介质(110)含有有源低导电层(112)和无源层(114)。若于可控制导电介质(110)上施加外界刺激如施加电场时时，该可控制导电介质会改变其阻抗。本发明也公开制造存储器件/单元的方法、使用该存储器件/单元的方法，以及例如含有该存储器件/单元的计算机的器件。
存储器件使用制造方法

[发明专利]使用齐纳二极管类器件的内存阵列的控制方法-CN03824885.9有效
发明人： M·A·范布斯格克;T－N·方;C·S·比尔;Z·兰 -专利权人：先进微装置公司
申请日： 2003-07-10 - 公布日： 2005-12-28 - 主分类号： G11C16/02 文献下载
摘要：本发明由于以半导体阵列(100、200、212、300、400)中的个别半导体装置改变状态的方式协助提高效率，而有助于该等半导体装置。可在无须晶体管型电压控制的情形下，将状态改变电压施加到该半导体装置的阵列(100、200、212、300、400)中的单一装置。本发明的二极管效应(114、508、510、900、1014、1114、1214、1502、1702、1812)由于使状态改变所必要的特定电压电平只发生在所需的装置，而有助于上述的活动。在此种方式下，可在无须使用晶体管技术的情形下而以不同的资料或状态程序化一阵列的装置。本发明也可提供一种制造这类型的装置的极有效率的方法，而无须制造高成本的外部电压控制半导体装置。
使用齐纳二极管器件内存阵列控制方法

[发明专利]闪存单元的内建式自测试-CN03817695.5无效
发明人： C·S·比尔;A·哈利姆;D·汉密尔顿;E·V·小包蒂斯塔;W·F·李;K·C·谢;C·B·劳;J·库塞拉;S·萨莱赫;B·T·郑 -专利权人：先进微装置公司
申请日： 2003-06-10 - 公布日： 2005-10-05 - 主分类号： G11C29/00 文献下载
摘要：在一种用于测试形成在半导体衬底(302)的闪存单元(304)的内建式自测试(Built－in Self Test，BIST)系统(300)中，BIST接口(312)，前端状态机(314)，以及后端状态机(316)形成在该半导体衬底(302)上。该BIST接口(312)输入来自外部测试系统(318)的测试模式数据，该前端状态机(314)将该测试模式数据予以译码以决定用于执行至少一个预期的测试模式的顺序。该后端状态机(316)依据针对该闪存单元(304)的片上测试的顺序，在该闪存单元(304)上执行该至少一个预期的测试模式。
闪存单元内建式测试

[发明专利]自动化基准单元微调检验-CN01806484.1无效
发明人： F·潘;C·S·比尔 -专利权人：先进微装置公司
申请日： 2001-03-12 - 公布日： 2003-05-14 - 主分类号： G11C29/00 文献下载
摘要：提供一种用于在闪速EEPROM存储单元阵列中对基准单元晶体管进行编程检验操作的基准微调检验电路及方法。使用基准电流分支(14)而产生基准电流，其对应于准备编程的基准单元的预定过激励电压。漏极电流分支(16)耦合至准备编程的基准单元晶体管，在其控制栅极加有固定栅极电压时产生漏极电流，并当预定漏极电压加到其漏极时，该漏极电流处于所需水平。以比较器(18)将对应于漏极电流的检测电压与对应于基准电流的基准电压进行比较。由比较器产生一输出信号，该输出信号在检测电压为基准电压时处于低逻辑电平，而在检测电压高于基准电压时处于高逻辑电平。每当比较器产生低逻辑电平时将编程脉冲加至该基准晶体管，每当比较器产生高逻辑电平时结束该编程脉冲。
自动化基准单元微调检验

[发明专利]用于字线升压以最小处理升压字线电压变化的修整方法和系统-CN01805426.9有效
发明人： C·S·比尔;R·P·加达拉 -专利权人：先进微装置公司
申请日： 2001-02-07 - 公布日： 2003-03-19 - 主分类号： G11C16/08 文献下载
摘要：本发明提供在闪存(10)中于读取操作期间用于控制升压字线电压的方法和系统。在最佳实施例中，利用在字线电压升压电路(20)内的电压升压器(48)产生栅极电压。与字线电压升压电路(20)电气连接的可调整截波电路(12)用于以由电压升压器(48)产生的特定电压电平截波栅极电压。可通过与可调整截波电路(12)电气连接的修整电路(14)依据在制造期间可调整截波电路(12)所遭遇的处理变动调整此特定电压电平。
用于升压最小处理电压变化修整方法系统

1
共 12 条