“A·康特”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果44个，建议您升级VIP下载更多相关专利

[发明专利]电平移位器电路、相应的装置和方法-CN202310391533.6在审
发明人： A·康特;M·鲁塔;M·彼萨萨勒;T·茹阿诺 -专利权人：意法半导体股份有限公司;意法半导体 (ALPS) 有限公司
申请日： 2023-04-13 - 公布日： 2023-10-20 - 主分类号： H03K19/0175 文献下载
摘要：电平移位器电路接收输入电平域中的一个或多个输入信号，并且包括在输出节点处提供相对于所述输入电平域移位的输出电平域中的输出信号。所述电路包括输出电路，所述输出电路包括接收第一逻辑信号和第二逻辑信号的第一驱动节点和第二驱动节点，使得所述输出信号根据第一逻辑信号和第二逻辑信号中的至少一个而具有输出电平域中的第一输出电平或第二输出电平。所述电路包括耦合到第一驱动节点和第二驱动节点的第一移位电容器和第二移位电容器以及电容器刷新电路。
电平移位电路相应装置方法

[发明专利]低压降调节器电路、对应的设备和方法-CN202310391249.9在审
发明人： A·康特;M·鲁塔;F·托马约洛;M·彼萨萨勒;M·H·格瑞玛 -专利权人：意法半导体股份有限公司
申请日： 2023-04-13 - 公布日： 2023-10-20 - 主分类号： G05F1/56 文献下载
摘要：LDO调节器电路包括输入比较器和驱动器电路，驱动器电路包括晶体管，与调节器的输出节点耦合的电流路径穿过该晶体管。第一和第二驱动器各自包括：与输出节点耦合的电流路径穿过其中的驱动器晶体管、向驱动晶体管施加比较信号的电压泵浦副本的电容升压电路。与电容升压电路耦合的电压刷新晶体管电路将电压泵浦副本传送到电容升压电路上。第一和第二驱动器可以在第一操作模式和第二模式之间可控地切换，在第一操作模式期间，基于比较信号的电压泵浦副本，穿过驱动器晶体管的电流路径是导电的或者不导电的，在第二模式期间，电压刷新晶体管电路被激活以传送比较信号的电压泵浦副本，并且穿过驱动器晶体管的电流路径是不导电的。
低压降调电路对应设备方法

[发明专利]非易失性存储器件的读取电路和方法-CN201811180366.6有效
发明人： C·鲍里诺;A·康特;A·R·M·里帕尼 -专利权人：意法半导体股份有限公司
申请日： 2018-10-10 - 公布日： 2023-10-13 - 主分类号： G11C16/26 文献下载
摘要：本公开的实施例涉及非易失性存储器件的读取电路和方法。感测放大器电路可以与具有存储器阵列的非易失性存储器器件一起使用，该存储器阵列具有布置在字线和位线中并且耦合到相应源极线的存储器单元。该电路具有第一电路分支和第二电路分支，其在对存储在存储器单元中的数据的读取步骤期间在相应的第一比较输入和第二比较输入上接收来自与存储器单元相关联的位线的单元电流和参考电流，所述参考电流在差分读取操作中来自参考位线或者在单端读取操作中来自参考电流发生器。在数据读取步骤期间，第一和第二电路分支根据单元电流和参考电流之间的差值产生第一输出电压和第二输出电压。
非易失性存储器读取电路方法

[发明专利]比较器系统和方法-CN202310045154.1在审
发明人： A·康特;M·鲁塔;M·彼萨萨勒;A·M·马卡罗内;F·托马约洛 -专利权人：意法半导体股份有限公司
申请日： 2023-01-30 - 公布日： 2023-08-01 - 主分类号： H03K5/24 文献下载
摘要：公开了比较器系统和方法。一种系统，包括：环形振荡器，被配置为产生一时钟信号组，该时钟信号组具有相同的时钟周期以及在相应时钟信号边沿之间的相互时间延迟。比较器电路耦合到第一和第二输入节点并且根据相应比较阶段序列产生一比较信号组。一同步电路组耦合到环形振荡器和多个比较器电路。同步电路向比较器电路中的每个分配相应时间窗口，用于进行比较信号的通过相应通信线的传送。相应时间窗口基于时钟信号同步。多路复用器将相应通信线耦合到输出线以顺序地使比较器电路中的每个能够针对相应的时间窗口通过输出线顺序地输出相应比较信号，从而形成随时间演变的复合比较信号。
比较系统方法

[发明专利]集成电路以及用于实现物理不可复制功能的相应方法-CN202310042747.2在审
发明人： A·康特;F·拉罗萨 -专利权人：意法半导体股份有限公司;意法半导体(鲁塞)公司
申请日： 2023-01-28 - 公布日： 2023-07-28 - 主分类号： G06F21/72 文献下载
摘要：本公开的实施例涉及集成电路以及用于实现物理不可复制功能的相应方法。不可复制功能电路装置包括处于原始状态的多个相变存储器单元对，以及耦合到处于原始状态的多个相变存储器单元对的感测电路装置。所述感测电路装置基于可靠性掩码标识处于原始状态的所述多个相变存储器单元对的子集。由感测电路装置感测处于原始状态的多个相变存储器单元对的所标识子集的有效电阻值的差异的符号。感测电路装置基于在原始状态下所标识的多个相变存储器单元对的子集的有效电阻值中的差异的感测符号来生成位串。耦合到不可复制功能电路装置的处理电路装置在操作中使用所生成的位串来执行一个或多个操作。
集成电路以及用于实现物理不可复制功能相应方法

[发明专利]数模转换器电路-CN202211505805.2在审
发明人： A·M·马卡罗内;A·康特;F·托马约洛;M·彼萨萨勒;M·鲁塔 -专利权人：意法半导体股份有限公司
申请日： 2022-11-28 - 公布日： 2023-05-30 - 主分类号： H03M1/06 文献下载
摘要：本公开的实施例涉及数模转换器电路。根据一个实施例，一种数模转换器(DAC)包括：W‑2W电流镜，其包括具有第一宽度的多个第一MOS晶体管和具有两倍于第一宽度的第二宽度的多个第二MOS晶体管，其中所述多个第二MOS晶体管中的一个第二MOS晶体管耦合在所述多个第一MOS晶体管的相邻MOS晶体管的漏极之间；以及体偏置发生器，其具有耦合到所述多个第一MOS晶体管的对应体节点的多个输出节点，其中所述多个输出结点被配置为提供与温度成反比的电压。
数模转换器电路

[发明专利]电压调节器电路和相应的存储器器件-CN202211313207.5在审
发明人： M·鲁塔;A·康特;M·彼萨萨勒;A·M·马卡罗内;F·托马约洛 -专利权人：意法半导体股份有限公司
申请日： 2022-10-25 - 公布日： 2023-04-28 - 主分类号： G05F1/567 文献下载
摘要：本公开的实施例涉及电压调节器电路和相应的存储器器件。电压调节器接收输入电压并产生经调节的输出电压。第一反馈网络将反馈信号与参考信号进行比较，以在参考信号高于/低于反馈信号时断言/解除断言第一脉冲控制信号。第二反馈网络将输出电压与阈值信号进行比较，以在阈值信号高于/低于输出电压时断言/解除断言第二控制信号。如果第二控制信号被解除断言且由第一脉冲控制信号时钟控制以产生高于输入电压的电源电压，那么启用电荷泵。当断言第二控制信号时启用第一传输元件，并且当断言第一脉冲控制信号时选择性地激活第一传输元件。当第二控制信号被解除断言时，第二传输元件被选择性地激活。
电压调节器电路相应存储器器件

[发明专利]相变非易失性存储器器件的行解码架构和对应行解码方法-CN201811550220.6有效
发明人： A·康特 -专利权人：意法半导体股份有限公司
申请日： 2018-12-18 - 公布日： 2023-04-28 - 主分类号： G11C13/00 文献下载
摘要：本公开的实施例涉及相变非易失性存储器器件的行解码架构和对应行解码方法。在实施例中，一种非易失性存储器器件包括分成多个区块的存储器阵列、以及包括与相应区块组相关联的主行解码单元的行解码器。经解码的行还包括本地行解码单元，每个本地行解码单元与相应区块相关联以用于基于经解码的地址信号和偏置信号来执行对应字线的选择和偏置。每个本地行解码单元具有被耦合到字线集合的逻辑组合模块，并且对于每个字线包括用于选择字线的下拉级和上拉级。备选地，上拉级当字线未被选择时在强偏置条件下朝向区块电源电压被动态偏置，或者当字线被选择时在弱偏置条件下被动态偏置。
相变非易失性存储器器件解码架构对应方法

[发明专利]非易失性存储器器件以及操作该非易失存储器器件的相应方法-CN202211160940.8在审
发明人： F·拉罗萨;A·康特;F·莫甘 -专利权人：意法半导体股份有限公司;意法半导体(鲁塞)公司
申请日： 2022-09-22 - 公布日： 2023-04-07 - 主分类号： G11C16/34 文献下载
摘要：本公开的实施例涉及非易失性存储器器件以及操作该非易失存储器器件的相应方法。在一个实施例中，非易失性存储器器件包括具有多个存储器单元的存储阵列、操作地耦合到存储阵列的控制单元、由控制单元控制并被配置为对存储器单元应用偏置配置以执行存储器操作的偏置级，以及耦合到存储器阵列并由控制单元可控的读取级，读取级被配置为基于验证电平来验证存储器操作是否成功，其中控制单元被配置为根据存储器单元的老化自适应地修改验证电平的值。
非易失性存储器器件以及操作非易失存储器相应方法

[发明专利]用于相变存储器单元的驱动器电路和对应的方法-CN202210877148.8在审
发明人： A·M·马卡罗内;A·康特;F·托马约洛;M·彼萨萨勒;M·鲁塔 -专利权人：意法半导体股份有限公司
申请日： 2022-07-25 - 公布日： 2023-02-03 - 主分类号： G11C11/56 文献下载
摘要：本公开的实施例涉及用于相变存储器单元的驱动器电路和对应的方法。一种电路包括多个存储器单元，其中每个存储器单元包括：相变存储器存储元件，与供应电压节点与参考电压节点之间的相应电流调制晶体管串联耦合，电流调制晶体管被配置为在控制端子处接收驱动信号且根据驱动信号将相应编程电流注入到相应相变存储器存储元件中；驱动器电路，其被配置为在共用控制节点处产生驱动信号，其中共用控制节点耦合到电流调制晶体管的控制端子。驱动信号调制编程电流以产生SET编程电流脉冲和RESET编程电流脉冲，以及至少一个电流生成器电路，其被配置为响应于电流调制晶体管将编程电流注入到相应相变存储器存储元件中而将补偿电流注入到共用控制节点中。
用于相变存储器单元驱动器电路对应方法

[发明专利]环形振荡器电路-CN202210669870.2在审
发明人： A·康特;M·鲁塔;M·彼萨萨勒;T·茹阿诺 -专利权人：意法半导体股份有限公司;意法半导体 (ALPS) 有限公司
申请日： 2022-06-14 - 公布日： 2022-12-16 - 主分类号： H03K3/03 文献下载
摘要：本公开的各实施例涉及环形振荡器电路。在一个实施例中，环形振荡器电路包括：耦合在振荡器供电电压节点和基准电压节点之间的级联耦合反相器级的链，振荡器供电电压节点被配置为提供振荡器供电电压；耦合在振荡器供电电压节点和系统供电电压节点之间的电流发生器电路，系统供电电压节点被配置为提供系统供电电压，电流发生器电路被配置为将电流注入到振荡器供电电压节点中；以及偏置电路，包括串联耦合在基准电压节点和振荡器供电电压节点之间的第一偏置控制晶体管和第二偏置控制晶体管，其中第一偏置控制晶体管被配置为：响应于振荡器控制信号指示环形振荡器电路处于非活动操作状态，选择性地耦合基准电压节点和振荡器供电电压节点。
环形振荡器电路

[发明专利]具有BJT技术中的选择器的相变存储器及其差分读取方法-CN201811082477.3有效
发明人： A·康特 -专利权人：意法半导体股份有限公司
申请日： 2018-09-17 - 公布日： 2022-12-02 - 主分类号： G11C13/00 文献下载
摘要：本申请涉及具有BJT技术中的选择器的相变存储器及其差分读取方法。相变存储器设备包括存储器阵列，存储器阵列包括第一存储器单元和第二存储器单元，每个存储器单元包括相变元件和选择器，第一存储器单元和第二存储器单元分别连接到第一本地位线和第二本地位线，第一本地位线和第二本地位线又分别连接到第一主位线和第二主位线。在电源电压对主位线的寄生电容进行预充电。当本地位线被选择为访问存储在相变元件中的相应的逻辑数据时，本地位线的寄生电容首先使用先前存储在主位线的寄生电容中的电荷来进行充电，并且然后通过相应的相变元件来进行放电。逻辑数据的读取是通过比较放电时间来进行的。
具有 bjt 技术中的选择器相变存储器及其读取方法

[发明专利]非易失性相变存储器装置及相关行解码方法-CN202210197726.3在审
发明人： A·康特;A·拉扎芬德莱贝;F·托马约洛;T·莫尔蒂耶 -专利权人：意法半导体（格勒诺布尔2）公司;意法半导体股份有限公司
申请日： 2022-03-02 - 公布日： 2022-09-06 - 主分类号： G11C16/04 文献下载
摘要：本公开的实施例涉及非易失性相变存储器装置及相关行解码方法。在一个实施例中，非易失性存储器装置包括存储阵列，该存储阵列包括多个存储部分，每个存储部分具有相应的多个按行和列布置的存储器单元，其中存储器部分布置成组，存储器部分的每个组具有布置为行的多个相应存储器部分和延伸穿过相应存储器部分的多个相应字线，其中存储器部分的组的所述存储器单元耦合到相应字线和行解码器，行解码器包括被配置为执行选择的预解码级，在预解码级中，行解码器选择延伸穿过存储器部分的组的字线，并且取消选择延伸穿过存储器部分的组的其他字线，以及随后的取消选择，在该取消选择中，行解码器取消选择延穿过存储器部分的组的所有字线。
非易失性相变存储器装置相关解码方法

[发明专利]基于浮栅NVM阵列的卷积计算方法和装置-CN202110890550.5在审
发明人： F·拉罗萨;A·康特 -专利权人：意法半导体股份有限公司;意法半导体(鲁塞)公司
申请日： 2021-08-04 - 公布日： 2022-02-18 - 主分类号： G06F17/15 文献下载
摘要：本公开的各实施例涉及基于浮栅NVM阵列的卷积计算方法和装置。在实施例中，一种方法，将属于非易失性存储器单元的浮栅晶体管编程为与权重因子分别相对应的多级阈值电压；利用控制信号执行经编程的浮栅晶体管的感测操作，该控制信号被适配为使对应的存储器单元在由相应经编程的阈值电压确定的时刻变为导电；在每个存储器单元变为导电的经过时间期间，通过使用输入值执行卷积计算；以及输出由卷积计算产生的输出值。
基于 nvm 阵列卷积计算方法装置

[发明专利]用于存储器中卷积计算的方法和对应的集成电路-CN202110899221.7在审
发明人： A·康特;F·拉罗萨 -专利权人：意法半导体股份有限公司;意法半导体(鲁塞)公司
申请日： 2021-08-05 - 公布日： 2022-02-18 - 主分类号： G11C13/00 文献下载
摘要：本公开的实施例涉及用于存储器中卷积计算的方法和对应的集成电路。在一个实施例中，一种用于利用权重因子对输入值进行卷积计算(CNVL)的方法包括将输入值转换为电压信号，并且在相应时隙之上在非易失性存储器点阵列中的所选择的位线上连续施加电压信号，每个存储器点包括耦合到位线并且具有与权重因子相对应的电阻状态的相变电阻存储器单元、以及与相变电阻存储器单元串联耦合并且具有与字线耦合的基极端子的双极选择晶体管，其中相应电压信号偏置相应相变存储器单元，在连续时隙之上对由偏置相应相变电阻存储器单元的电压信号产生、并且流过所选择的字线的读取电流进行积分，并且将积分后的读取电流转换为输出值。
用于存储器卷积计算方法对应集成电路

1
2
3
下一页»
尾页
共 44 条