“雷淑岚”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果13个，建议您升级VIP下载更多相关专利

[发明专利]基于UPF的处理器低功耗设计和验证方法-CN202211442426.3在审
发明人：胡小刚;周昱;雷淑岚;赵春林 -专利权人：中电科申泰信息科技有限公司
申请日： 2022-11-18 - 公布日： 2023-03-17 - 主分类号： G06F30/331 文献下载
摘要：本发明涉及集成电路的低功耗设计与验证技术领域，特别涉及基于UPF的处理器低功耗设计和验证方法，包括如下步骤：步骤一：利用UPF文件对SOC芯片的CPU单元进行低功耗设计；步骤二：利用UPF文件对待测的数字逻辑模块的电压域进行供电时序验证。所述步骤一具体包括：所述UPF文件包括电源电压域的描述，供电网络的描述，电源开关的描述，隔离单元的描述以及低功耗状态的描述；所述步骤二具体包括：利用RTL代码与UPF文件一起做低功耗设计的仿真验证，检查UPF文件所描述的低功耗设计意图是否正确。本发明在逻辑功能描述正确的基础上对SOC芯片中的一个CPU模块进行低功耗设计以降低其功耗。
基于 upf 处理器功耗设计验证方法

[发明专利]一种多核CPU的memory测试方法-CN202210209398.4在审
发明人：李威;雷淑岚;郑烨雷;孙诚 -专利权人：中电科申泰信息科技有限公司
申请日： 2022-03-03 - 公布日： 2022-06-03 - 主分类号： G06F11/22 文献下载
摘要：本发明公开一种多核CPU的memory测试方法，属于memory测试领域。多核CPU在MBIST测试状态下，当状态机FSM接收到开始指令后同时选通每个内核中第一类memory，状态机FSM控制测试向量产生电路产生针对第一类memory的测试向量，连同对应该测试向量的Address和Control信号同步送到第一类memory，再同时读取写入第一类memory的测试向量，并将读取的结果合并后送到比较器中；比较器将其和测试向量产生电路产生的期望值进行对比；如果对比结果不同，比较器输出低电平表示测试失败；如果对比结果相同，比较器输出高电平测试继续。本发明大大提高了MBIST的测试效率，解决了现有技术在测试memory时测试速度和CPU面积、功耗不能同时兼顾的问题。当CPU的内核越多这种优势越明显。
一种多核 cpu memory 测试方法

[发明专利]一种基于扫描链的电路设计方法及对硬件木马的检测方法-CN201610883709.X有效
发明人： 雷淑岚;王乔;孙维东;胡鹏 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2016-10-10 - 公布日： 2020-06-12 - 主分类号： G06F30/39 文献下载
摘要：本发明涉及一种基于扫描链的电路设计方法及对硬件木马的检测方法，首先将原始电路按照一定的规则分成不同的区域，并在电路中插入扫描链；插入扫描链后的电路分为工作模式和测试模式，在工作模式下，电路正常的进行工作；在测试模式中，通过扫描链控制信号选择不同的电路区域进行测试，并对电路的侧信道数据进行测量，在降低整体芯片的侧信道数据的同时，提高了硬件木马电路的侧信道数据占整体电路的侧信道数据的比例，更好的区分含有硬件木马电路和无硬件木马电路在侧信道数据上的区别，有利于提高检测硬件木马的分辨率，并通过此方法判断硬件木马插入的大体位置。
一种基于扫描电路设计方法硬件木马检测

[发明专利]一种基于UVM的CAN控制器IP验证平台-CN201610876959.0有效
发明人：孙维东;雷淑岚;胡鹏 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2016-10-08 - 公布日： 2019-03-19 - 主分类号： G06F17/50 文献下载
摘要：本发明涉及一种基于UVM的CAN控制器IP验证平台，包括顶层TOP层，待测设计DUT，DUT接口模块interface，测试用例层test，验证环境层env，寄存器模型register model，虚拟激励产生器virtual seqencer，寄存器访问代理bus_agent，发送端/接收端激励收发代理tx_agent/rx_agent，激励产生器sequencer，激励发送模块driver，接口监控模块monitor，结果比对模块scoreboard。本发明的验证的对象选择CAN控制器IP，提供的验证平台采用UVM以较低的成本，较高的效率，较为可靠的验证CAN控制器在不同工作模式下的数据收发。
一种基于 uvm can 控制器 ip 验证平台

[发明专利]能检测不活跃硬件木马的电路安全可测性设计方法及对硬件木马的检测方法-CN201510355088.3有效
发明人：于宗光;周昱;雷淑岚;王淑芬;张荣;魏敬和 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2015-06-24 - 公布日： 2018-03-02 - 主分类号： G06F21/56 文献下载
摘要：本发明涉及一种能检测不活跃硬件木马的电路安全可测性设计及对硬件木马的检测方法。首先完成原始电路设计与验证。其次为电路增加安全性测试模式，该模式下的时钟频率远远小于电路工作频率，并完成相应的综合，布局布线，时序分析等设计工作。然后在芯片测试的过程中使用安全性测试模式，通过使用频率远远低于功能时钟的安全性测试时钟，来降低整个电路运行时的动态功耗，从而提高空闲状态硬件木马产生的静态功耗在整个电路所消耗功耗中占的比例，从而实现对这类处于睡眠状态的硬件木马的检测。
检测活跃硬件木马电路安全可测性设计方法

[发明专利]基于门控时钟的提高硬件木马检测分辨率的电路设计方法及对硬件木马的检测方法-CN201510093140.2有效
发明人：周昱;于宗光;魏敬和;罗旸;雷淑岚 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2015-03-02 - 公布日： 2017-09-22 - 主分类号： G06F21/71 文献下载
摘要：本发明提供一种基于门控时钟的提高硬件木马检测分辨率的电路设计方法及对硬件木马的检测方法，首先将原始电路按一定的规则分成不同的区域，对各个区域加上不同的门控时钟。其次，在电路设计过程中加上或者利用电路内部已有的一个自测试模块，在电路内部产生多种测试向量，且此向量可以作为电路中被划分的各区域的输入，最后在芯片的测试过程中，通过门控时钟单元轮流关闭某些区域的时钟，只测量一个区域工作时的侧信道数据，提高硬件木马产生的侧信道数据在整体电路侧信道数据中所占的比例，更好的区分含有硬件木马的电路和无硬件木马电路在侧信道数据上的区别，从而提高硬件木马检测的分辨率。通过此电路设计方法还可以大致判断硬件木马所在位置。
基于门控时钟提高硬件木马检测分辨率电路设计方法

[发明专利]基于无源光学水印的硬件木马检测方法-CN201510280787.6有效
发明人：于宗光;周昱;张荣;魏敬和;雷淑岚 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2015-05-27 - 公布日： 2017-08-25 - 主分类号： G01N21/956 文献下载
摘要：本发明提供一种基于无源光学水印的硬件木马检测方法。首先在电路中插入备用单元（spare cell），并修改备用单元向其内部添加底层金属，使备用单元内部底层金属的密度大于普通的功能单元；并通过仿真得到电路底层金属对近红外光反射成像图，即为无源光学水印；然后当电路制造完毕后，在进行封装前，将实际电路自底向上进行拍照。最后将拍照所得实际的水印与仿真得到的水印进行对比，若水印的位置之间发生变化,或者水印消失，或出现新的水印，则认为电路中含有硬件木马。此方法不需要对电路进行任何电测试，且可以克服传统方法中受工艺噪声、测量噪声的影响，显著降低检测复杂度，提高检测准确度。
基于无源光学水印硬件木马检测方法

[发明专利]不改变数据传输波特率而减少数据位宽的变速箱电路及工作方法-CN201410027301.3有效
发明人：周昱;雷淑岚;魏敬和;邹家轩 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2014-01-21 - 公布日： 2017-01-25 - 主分类号： H04L1/00 文献下载
摘要：本发明涉及一种在不改变数据传输的波特率的情况下减少数据位宽的变速箱电路及工作方法。所述变速箱电路包括数据位宽转换电路、计数器生成电路和标志位产生电路，所述计数器生成电路的输出分别连接数据位宽转换电路和标志位产生电路。此变速箱可以利用该变速箱的输入数据的同步时钟，作为输出数据所使用的时钟，而不需要额外的输入时钟，从而达到简化时钟电路的设计，降低整个系统电路设计的额外开销，提高设计的可靠性。尤其适用于在电路内部设计中，模块之间或者各IP之间的数据位宽不匹配，在不改变数据传输波特率的情况下调整模块之间的数据位宽，从而实现各内部模块之间的数据位宽匹配。
改变数据传输波特率减少数据变速箱电路工作方法

[发明专利]不改变数据传输波特率而增加数据位宽的变速箱电路及工作方法-CN201410027406.9有效
发明人：周昱;雷淑岚;魏敬和 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2014-01-21 - 公布日： 2017-01-04 - 主分类号： H04L25/05 文献下载
摘要：本发明涉及一种在不改变数据传输的波特率的情况下增多数据位宽的变速箱电路及工作方法。所述变速箱电路包括：数据位宽转换电路、计数器生成电路和标志位产生电路，所述计数器生成电路的输出分别连接数据位宽转换电路和标志位产生电路。此变速箱可以利用该变速箱的输入数据的同步时钟，作为输出数据所使用的时钟，而不需要额外的输入时钟，从而达到简化时钟电路的设计，降低整个系统电路设计的额外开销，提高设计的可靠性。尤其适用于在电路内部设计中，模块之间或者各IP之间的数据位宽不匹配，在不改变数据传输波特率的情况下调整模块之间的数据位宽，从而实现各内部模块之间的数据位宽匹配。
改变数据传输波特率增加数据变速箱电路工作方法

[实用新型]低成本高可靠性的高速网络通讯芯片测试电路-CN201420051437.3有效
发明人：周昱;魏敬和;雷淑岚;于宗光 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2014-01-26 - 公布日： 2014-08-06 - 主分类号： H04B17/00 文献下载
摘要：本实用新型涉及一种低成本高可靠性的高速网络通讯芯片测试电路，本实用新型由数据包有效载荷生成电路生成所需的发送有效载荷数据，数据包检测电路对接收数据包进行数据包包头及数据包包尾检测，第二循环冗余校验码生成电路生成第二CRC校验码，比较电路对第二CRC校验码与预设CRC码比较，通过接收数据包CRC错误计数器对比较的结果进行计数，通过读取发送数据计数器、发送数据包字节数计数器、接收数据包计数器、接收数据包字节数计数器及接收数据包CRC错误计数器内的计数值判断测试结果，操作方便，提高测试效率及精度，可以不依赖于专业仪器和其他任何测试装置而对高速网络通讯芯片进行测试，降低测试成本，提高测试效率，安全可靠。
低成本可靠性高速网络通讯芯片测试电路

[发明专利]用于高速收发器中改变数据位宽的变速箱电路及其工作方法-CN201410027268.4有效
发明人：周昱;雷淑岚;魏敬和 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2014-01-21 - 公布日： 2014-05-07 - 主分类号： H03K23/58 文献下载
摘要：本发明涉及一种用于高速收发器中改变数据位宽的变速箱电路及其工作方法，通过控制输入数据所使用时钟与输出数据所使用时钟的产生，以及两个时钟之间的相位关系，来控制不同数据位宽之间的转换，从而实现各内部模块之间的数据位宽匹配。所述变速箱电路包括：计数器生成电路、时钟产生电路、第一数据宽度转换电路、第二数据宽度转换电路，所述计数器生成电路的输出连接时钟产生电路，时钟产生电路的输入连接时钟源，时钟产生电路的输出连接第一数据宽度转换电路和第二数据宽度转换电路。本发明的优点是：在不影响数据传输比特率，不降低数据传输效率的情况下任意进行数据位宽的转换，并适用于任何芯片设计中的变速箱电路的设计方法与电路。
用于高速收发改变数据变速箱电路及其工作方法

[发明专利]低成本高可靠性的高速网络通讯芯片测试方法与电路-CN201410038737.2有效
发明人：周昱;魏敬和;雷淑岚;于宗光 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2014-01-26 - 公布日： 2014-05-07 - 主分类号： H04B17/00 文献下载
摘要：本发明涉及一种低成本高可靠性的高速网络通讯芯片测试方法与电路，本发明由数据包有效载荷生成电路生成所需的发送有效载荷数据，数据包检测电路对接收数据包进行数据包包头及数据包包尾检测，第二循环冗余校验码生成电路生成第二CRC校验码，比较电路对第二CRC校验码与预设CRC码比较，通过接收数据包CRC错误计数器对比较的结果进行计数，通过读取发送数据计数器、发送数据包字节数计数器、接收数据包计数器、接收数据包字节数计数器及接收数据包CRC错误计数器内的计数值判断测试结果，操作方便，提高测试效率及精度，可以不依赖于专业仪器和其他任何测试装置而对高速网络通讯芯片进行测试，降低测试成本，提高测试效率，安全可靠。
低成本可靠性高速网络通讯芯片测试方法电路

[发明专利]适用于超高速通讯系统的循环冗余校验码生成方法与电路-CN201410038714.1有效
发明人：周昱;雷淑岚 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2014-01-26 - 公布日： 2014-04-30 - 主分类号： H04L1/00 文献下载
摘要：本发明涉及一种适用于超高速通讯系统的循环冗余校验码生成方法与电路，属于超高速通讯系统的技术领域。按照本发明提供的技术方案，一种适用于超高速通讯系统的循环冗余校验码生成方法，所述循环冗余校验码生成方法包括如下步骤：a、接收一个周期内的n比特数据M，并将所述数据M进行任意分块，每个分块的数据宽度同样为n，且每个分块的有效数据位置与数据M中的数据位置相同；b、对每个分块并行进行CRC计算，并将所有分块的CRC计算得到的循环冗余校验码进行相加计算，并将相加后的计算值全部取反，以输出所需的循环冗余校验码值。本发明结构简单，生成效率高，成本低，能满足超高速系统对高并行数据进行循环冗余校验的要求。
适用于超高速通讯系统循环冗余校验码生成方法电路

1
共 13 条