“陈育锋”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果98个，建议您升级VIP下载更多相关专利

[实用新型]一种便于取出的模具-CN202320668891.2有效
发明人： 陈育锋 -专利权人：瑞安市鸿涛鞋材有限公司
申请日： 2023-03-30 - 公布日： 2023-09-19 - 主分类号： B29C43/36 文献下载
摘要：本实用新型公开了一种便于取出的鞋底模具，涉及EVA发泡鞋底加工领域，旨在解决现有技术中脱模操作繁琐的问题，采用的技术方案是，包括底板、滑杆和顶板，滑杆的两端分别设置有底板和顶板，滑杆上有下模座，并滑动连接有上模座，上模座连接驱动装置，驱动装置采用液压杆，上模座上有二段下压结构，下模座上有脱料机构；采用二段下压结构。通过在上模座上设置二段下压结构，能够在上模座复位时，通过上模座将粘附在下压件上的鞋底压下，使鞋底脱离下压件；通过在下模座上设置出料杆，或气室与活塞，在弹簧作用下，当上模座上升后，将鞋底顶出或吹出，实现自动出料，相比现有技术能够使下模具脱模时的操作更加简洁，降低人工操作强度。
一种便于取出模具

[实用新型]一种TO-LL封装引线框架及封装结构-CN202223595571.3有效
发明人： 陈育锋;李明芬;梁志忠;李尚哲;吕娟娟 -专利权人：安徽积芯微电子科技有限公司
申请日： 2022-12-30 - 公布日： 2023-05-16 - 主分类号： H01L23/495 文献下载
摘要：本实用新型公开了一种TO‑LL封装引线框架及封装结构，属于芯片封装领域。该装置包括基岛和引线边框，与所述引线边框相邻的所述基岛通过第一连筋连接至所述引线边框，相邻的两个所述基岛间沿垂直于源极引脚延伸方向上通过第二连筋相连。本实用新型提供一种TO‑LL封装引线框架，通过在相邻的两个基岛间设置第二连筋，以及基岛与引线框架之间的第一连筋，通过第一连筋和第二连筋的设置，使得两者可以提供模具加压顶杆的让位空间，代替现有设计中的压槽，从而无需额外占用基岛面积。本实用新型还提供了一种TO‑LL封装结构，可以有效增大塑封体的封装面积，提高基岛面积的利用率，可以封装更大体积的MOSFET功率芯片。
一种 to ll 封装引线框架结构

[发明专利]一种内埋芯片组并联封装体、封装方法及PCB板-CN202211047245.0在审
发明人：梁志忠;李明芬;陈育锋 -专利权人：合肥大网格技术合伙企业（有限合伙）
申请日： 2022-08-29 - 公布日： 2023-05-02 - 主分类号： H01L25/07 文献下载
摘要：本发明公开了一种内埋芯片组并联封装体、封装方法及PCB板，属于半导体封装领域。该装置包括引线框架，还包括：第一芯片组，其包括第一芯片和第二芯片，第一芯片的漏极和第二芯片的漏极相背布置并键合至漏极引脚；第一芯片的源极和第二芯片的源极相对布置并键合至源极引脚；第一芯片的栅极和第二芯片的栅极相对布置并键合至栅极引脚；第二芯片组，其包括第三芯片和第四芯片，第三芯片的漏极和第四芯片的漏极相背布置并键合至漏极引脚；第三芯片的栅极和第四芯片的栅极相对布置并键合至栅极引脚。本发明可提高电流和/或功率；可以减少至少一个芯片塑封体的制造成本；减少不同芯片的开发、生产及封装体的库存成本。
一种芯片组并联封装方法 pcb

[发明专利]一种多芯片TO-LL封装结构与工艺-CN202211726992.7在审
发明人：李明芬;陈育锋;梁志忠;李尚哲;吕娟娟 -专利权人：安徽积芯微电子科技有限公司
申请日： 2022-12-30 - 公布日： 2023-04-04 - 主分类号： H01L23/495 文献下载
摘要：本发明公开了一种多芯片TO‑LL封装结构与工艺，涉及芯片封装技术领域，包括基岛、塑封体以及MOSFET功率芯片，所述基岛的两侧外壁上分别固定有连筋，且连筋的端部贯穿塑封体伸出到塑封体外侧；通过连筋的设置，不需要预留现有技术中在基岛上开设的边框固定位，直接通过边框压住连筋即可实现芯片固定，不影响半导体芯片下的金属基岛所剩下能承载半导体MOSFET功率芯片的面积，不会阻碍了大半导体MOSFET功率芯片的面积、大容量半导体MOSFET功率芯片及大功率半导体MOSFET功率芯片的安装，节省基岛空间。
一种芯片 to ll 封装结构工艺

[发明专利]一种晶圆贴揭膜方法-CN202211480343.3在审
发明人： 陈育锋;李明芬;梁志忠 -专利权人：安徽积芯微电子科技有限公司
申请日： 2022-11-24 - 公布日： 2023-03-21 - 主分类号： H01L21/683 文献下载
摘要：本发明公开了一种晶圆贴揭膜方法，利用静电的吸附原理特性，无需使用人工及压平器具以外力压迫抚平晶圆，可以使晶圆是在自然的环境中，由晶圆的圆周中心逐步向外平稳且逐步的摊平无需外力干预，所以晶圆的贴或揭膜的过程中晶圆的安全系数可以大大的提高；利用温度加热器的提高温度，促使晶圆结构稍微柔软，如此能降低晶圆应力的强度使其柔软，晶圆在静电吸附的抚平过程中，晶圆会更加的柔和与安全，避免晶圆破碎，还能够使有黏性的胶膜黏贴在晶圆上更加的牢固，并降低或减少黏性胶膜与晶圆之间的空气残留所形成的气泡，有效防止切割划片工序中出现飞片的问题。
一种晶圆贴揭膜方法

[发明专利]一种内埋双芯片串联封装体、封装方法及PCB板-CN202211047244.6在审
发明人：梁志忠;李明芬;陈育锋 -专利权人：合肥大网格技术合伙企业（有限合伙）
申请日： 2022-08-29 - 公布日： 2022-12-30 - 主分类号： H01L25/07 文献下载
摘要：本发明公开了一种内埋双芯片串联封装体、封装方法及PCB板，属于半导体封装领域。该装置包括引线框架、第一芯片和第二芯片，第二芯片和第一芯片上下层叠布置且第一芯片的源极与第二芯片的漏极相对布置；第一芯片的漏极键合至引线框架的漏极引脚、第一芯片的源极键合至第二芯片的漏极；第二芯片的源极键合至引线框架的源极引脚；第一芯片的栅极和第二芯片的栅极均键合至引线框架的栅极引脚。本发明可实现相同电流、相同面积的塑封体的情况下，提升更高电压能力；借助双芯片异极性串联键合塑封结构，可以减少至少一个芯片塑封体的制造成本；采用相同芯片异极性串联键合塑封结构，可以减少不同芯片的开发、生产及封装体的库存成本。
一种内埋双芯片串联封装方法 pcb

[发明专利]一种充分外露芯片组并联封装体、封装方法及PCB板-CN202211191552.6在审
发明人：梁志忠;李明芬;陈育锋 -专利权人：合肥大网格技术合伙企业（有限合伙）
申请日： 2022-09-28 - 公布日： 2022-12-09 - 主分类号： H01L23/31 文献下载
摘要：本发明公开了一种充分外露芯片组并联封装体、封装方法及PCB板，属于半导体封装领域。该装置包括引线框架、第一塑封体和第二塑封体，还包括第一芯片组、第二芯片组、第一漏极导电板、第二漏极导电板、第一源极导电板、第二源极导电板、第一栅极导电板和第二栅极导电板；其中，第一芯片组封装在第一塑封体内，第一漏极导电板外露于第一塑封体；第二芯片组封装在第二塑封体内，第二漏极导电板外露于第二塑封体。本发明可提高电流和/或功率；可以减少至少一个芯片塑封体的制造成本；减少不同芯片的开发、生产及封装体的库存成本。
一种充分外露芯片组并联封装方法 pcb

[发明专利]一种内埋串联双芯片组封装体、封装方法及PCB板-CN202211040570.4在审
发明人：梁志忠;李明芬;陈育锋 -专利权人：合肥大网格技术合伙企业（有限合伙）
申请日： 2022-08-29 - 公布日： 2022-11-18 - 主分类号： H01L25/07 文献下载
摘要：本发明公开了一种内埋串联双芯片组封装体、封装方法及PCB板，属于半导体封装领域。该装置包括引线框架和塑封体，还包括第一芯片组和第二芯片组，第二芯片组和第一芯片组上下层叠布置，其中，第一芯片组包括第一芯片和第二芯片；第二芯片组包括第三芯片和第四芯片；第一芯片、第二芯片、第三芯片和第四芯片的栅极均键合至引线框架的栅极引脚；第四芯片的源极键合至引线框架的源极引脚。本发明可实现相同电流、相同面积的塑封体的情况下，提高电压强度；借助双芯片组异极性串联键合塑封结构，可以减少至少一个芯片塑封体的制造成本；采用相同芯片异极性串联键合塑封结构，可以减少不同芯片的开发、生产及封装体的库存成本。
一种串联芯片组封装方法 pcb

[发明专利]一种外露型双芯串联封装体、封装方法及PCB板-CN202211040880.6在审
发明人：梁志忠;李明芬;陈育锋 -专利权人：合肥大网格技术合伙企业（有限合伙）
申请日： 2022-08-29 - 公布日： 2022-11-18 - 主分类号： H01L25/07 文献下载
摘要：本发明公开了一种外露型双芯串联封装体、封装方法及PCB板，属于半导体封装领域。该装置包括引线框架、第一芯片和第二芯片，第二芯片和第一芯片上下层叠布置且第一芯片的源极与第二芯片的漏极相对布置；第一芯片的漏极键合至引线框架的漏极引脚、第一芯片的源极键合至第二芯片的漏极；第二芯片的源极键合至引线框架的源极引脚；第一芯片的栅极和第二芯片的栅极均键合至引线框架的栅极引脚。本发明可实现相同电流、相同面积的塑封体的情况下，提升更高电压能力；借助双芯片异极性串联键合塑封结构，可以减少至少一个芯片塑封体的制造成本；采用相同芯片异极性串联键合塑封结构，可以减少不同芯片的开发、生产及封装体的库存成本。
一种外露型双芯串联封装方法 pcb

[发明专利]一种内埋双芯片并联封装体、封装方法及PCB板-CN202211040888.2在审
发明人：梁志忠;李明芬;陈育锋 -专利权人：合肥大网格技术合伙企业（有限合伙）
申请日： 2022-08-29 - 公布日： 2022-11-18 - 主分类号： H01L25/07 文献下载
摘要：本发明公开了一种内埋双芯片并联封装体、封装方法及PCB板，属于半导体封装领域。该装置包括引线框架、第一芯片和第二芯片，第一芯片的漏极和第二芯片的漏极相背布置并键合至漏极引脚；第一芯片的源极和第二芯片的源极相对布置并键合至源极引脚；第一芯片的栅极和第二芯片的栅极相对布置并键合至栅极引脚。本发明可实现相同电压、相同面积的塑封体的情况下，提高电流和/或功率；借助双芯片同极性并联键合封装结构，可以减少至少一个芯片塑封体的制造成本；采用相同芯片同极堆叠键合封装结构，可以减少不同芯片的开发、生产及封装体的库存成本。
一种内埋双芯片并联封装方法 pcb

[发明专利]一种外露芯片组并联封装体、封装方法及PCB板-CN202211040905.2在审
发明人：梁志忠;李明芬;陈育锋 -专利权人：合肥大网格技术合伙企业（有限合伙）
申请日： 2022-08-29 - 公布日： 2022-11-18 - 主分类号： H01L25/07 文献下载
摘要：本发明公开了一种外露芯片组并联封装体、封装方法及PCB板，属于半导体封装领域。该装置包括引线框架，还包括：第一芯片组，其包括第一芯片和第二芯片，第一芯片的漏极和第二芯片的漏极相背布置并键合至漏极引脚；第一芯片的源极和第二芯片的源极相对布置并键合至源极引脚；第一芯片的栅极和第二芯片的栅极相对布置并键合至栅极引脚；第二芯片组，其包括第三芯片和第四芯片，第三芯片的漏极和第四芯片的漏极相背布置并键合至漏极引脚；第三芯片的栅极和第四芯片的栅极相对布置并键合至栅极引脚，所述第二漏极导电板部分外露于所述塑封体。本发明可提高电流和/或功率；可以减少至少一个芯片塑封体的制造成本；减少不同芯片的开发、生产及封装体的库存成本。
一种外露芯片组并联封装方法 pcb

[发明专利]一种外露双芯并联封装体、封装方法及PCB板-CN202211040916.0在审
发明人：梁志忠;李明芬;陈育锋 -专利权人：合肥大网格技术合伙企业（有限合伙）
申请日： 2022-08-29 - 公布日： 2022-11-18 - 主分类号： H01L25/07 文献下载
摘要：本发明公开了一种外露双芯并联封装体、封装方法及PCB板，属于半导体封装领域。该装置包括引线框架、第一芯片、第二芯片、露极导电板、源极导电板、栅极导电板和塑封体；第一芯片的露极和第二芯片的露极分别通过基岛和露极导电板连接至露极引脚；第一芯片的源极和第二芯片的源极均通过源极导电板连接至源极引脚；第一芯片的栅极和第二芯片的栅极均通过栅极导电板连接至栅极引脚；其中，露极导电板至少部分外露于塑封体。本发明可提高电流和/或功率；可以减少至少一个芯片塑封体的制造成本；采用相同芯片同极堆叠键合封装结构，可以减少不同芯片的开发、生产及封装体的库存成本；通过使露极导电板外露，可以提高散热效率。
一种外露并联封装方法 pcb

[发明专利]一种外露串联双芯片组封装体、封装方法及PCB板-CN202211040924.5在审
发明人：梁志忠;李明芬;陈育锋 -专利权人：合肥大网格技术合伙企业（有限合伙）
申请日： 2022-08-29 - 公布日： 2022-11-18 - 主分类号： H01L25/07 文献下载
摘要：本发明公开了一种外露串联双芯片组封装体、封装方法及PCB板，属于半导体封装领域。该装置包括引线框架和塑封体，还包括第一芯片组和第二芯片组，第二芯片组和第一芯片组上下层叠布置，其中，第一芯片组包括第一芯片和第二芯片；第二芯片组包括第三芯片和第四芯片；第一芯片、第二芯片、第三芯片和第四芯片的栅极均键合至引线框架的栅极引脚；第四芯片的源极键合至引线框架的源极引脚。本发明可实现相同电流、相同面积的塑封体的情况下，提高电压强度；借助双芯片组异极性串联键合塑封结构，可以减少至少一个芯片塑封体的制造成本；采用相同芯片异极性串联键合塑封结构，可以减少不同芯片的开发、生产及封装体的库存成本。
一种外露串联芯片组封装方法 pcb

[发明专利]一种充分外露型双芯并联封装体、封装方法及PCB板-CN202211040889.7在审
发明人：梁志忠;李明芬;陈育锋 -专利权人：合肥大网格技术合伙企业（有限合伙）
申请日： 2022-08-29 - 公布日： 2022-11-15 - 主分类号： H01L25/07 文献下载
摘要：本发明公开了一种充分外露型双芯并联封装体、封装方法及PCB板，属于半导体封装领域。该装置包括引线框架、第一芯片、第二芯片、露极导电板、源极导电板、栅极导电板和塑封体；第一芯片的露极和第二芯片的露极分别通过基岛和露极导电板连接至露极引脚；第一芯片的源极和第二芯片的源极均通过源极导电板连接至源极引脚；第一芯片的栅极和第二芯片的栅极均通过栅极导电板连接至栅极引脚；其中，露极导电板完全外露于塑封体。本发明可提高电流和/或功率；可以减少至少一个芯片塑封体的制造成本；采用相同芯片同极堆叠键合封装结构，可以减少不同芯片的开发、生产及封装体的库存成本；通过使露极导电板外露，可以提高散热效率。
一种充分外露型双芯并联封装方法 pcb

[发明专利]一种充分外露型双芯串联封装体、封装方法及PCB板-CN202211041008.3在审
发明人：梁志忠;李明芬;陈育锋 -专利权人：合肥大网格技术合伙企业（有限合伙）
申请日： 2022-08-29 - 公布日： 2022-11-11 - 主分类号： H01L25/07 文献下载
摘要：本发明公开了一种充分外露型双芯串联封装体、封装方法及PCB板，属于半导体封装领域。该装置包括引线框架、第一芯片和第二芯片，第二芯片和第一芯片上下层叠布置且第一芯片的源极与第二芯片的漏极相对布置；第一芯片的漏极键合至引线框架的漏极引脚、第一芯片的源极键合至第二芯片的漏极；第二芯片的源极键合至引线框架的源极引脚；第一芯片的栅极和第二芯片的栅极均键合至引线框架的栅极引脚，所述源极导电板完全外露于所述塑封体。本发明可提高电压能力；可以减少至少一个芯片塑封体的制造成本；可以减少不同芯片的开发、生产及封装体的库存成本；通过使源极导电板外露，可以提高散热效率。
一种充分外露型双芯串联封装方法 pcb

1
2
3
4
5
6
7
下一页»
尾页
共 98 条