一种低电压互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)制作的三态缓冲器(Tri-State Buffer),包括逻辑装置、偏置装置及开关装置。逻辑装置接收输入信号及启用信号并据以产生第一控制信号及第二控制信号。偏置装置接收第一控制信号,并据以控制第三控制信号的信号电平。开关装置接收第二及第三控制信号,并分别于第二及第三控制信号启用时耦接输出端至第一外部电压端及第二外部电压端。其中,当启用信号非启用时,第二及第三控制信号同时非启用,使得输出端同时与第一及第二外部电压端浮接(Floating),并使输出端处于高阻抗状态。