专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果13个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体存储器件、半导体系统和操作方法-CN201410802908.4在审
  • 安正烈;金占寿 - 爱思开海力士有限公司
  • 2014-12-19 - 2016-01-27 - G11C16/10
  • 提供了一种半导体存储器件、具有所述半导体存储器件的存储系统以及操作所述半导体存储器件的方法。所述半导体存储器件包括:多个存储器单元,其电耦接在源极选择晶体管与漏极选择晶体管之间;外围电路,其被配置成对多个存储器单元执行编程操作;以及控制逻辑单元,其被配置成控制外围电路的至少一种操作,使得与源极选择晶体管相邻的多个存储器单元中的至少两个存储器单元和与漏极选择晶体管相邻的多个存储器单元中的至少两个存储器单元被编程为在编程操作中相对于多个存储器单元的其余存储器单元具有更少数目的数据比特。
  • 半导体存储器件系统操作方法
  • [发明专利]半导体器件及其制造方法-CN201210316384.9有效
  • 安正烈;金占寿 - 爱思开海力士有限公司
  • 2012-08-30 - 2013-03-13 - H01L27/04
  • 本发明公开了一种半导体器件及其制造方法。所述半导体器件包括:半导体衬底,所述半导体衬底中限定有单元区和外围电路区;半导体存储器元件,所述半导体存储器元件被形成在所述单元区中的半导体衬底之上;层间绝缘层,所述层间绝缘层被形成在所述外围电路区中的半导体衬底之上;第一导电层,所述第一导电层大体上垂直穿通所述层间绝缘层,并且被布置成矩阵;以及第二导电层,所述第二导电层将所述第一导电层成行或成列地耦接,每对第二导电层和分别与所述每对第二导电层耦接的第一导电层形成电容器的电极。
  • 半导体器件及其制造方法
  • [发明专利]半导体存储器件及其操作方法-CN201110365085.X有效
  • 安正烈;吴尚炫;金占寿 - 海力士半导体有限公司
  • 2011-11-17 - 2012-05-23 - G11C16/14
  • 操作半导体存储器件的方法包括:提供具有存储器单元串的存储器阵列,存储器单元串包括:具有串联连接的存储器单元的第一和第二存储器单元组;串联连接在第一和第二存储器单元组之间的第一和第二虚设元件;连接至第一和第二存储器单元组的漏极选择晶体管和源极选择晶体管,其中第一和第二存储器单元组设置在漏极选择晶体管与源极选择晶体管之间;在第一或第二存储器单元组的编程操作或读取操作期间,通过第一和第二虚设元件的操作,将第一存储器单元组电连接至第二存储器单元组;在存储器阵列的擦除操作中单独地执行第一和第二存储器单元组的擦除操作,同时地选择第一和第二虚设元件中与在选中的存储器单元组的擦除操作期间选中的存储器单元组相邻的一个。
  • 半导体存储器件及其操作方法
  • [发明专利]快闪存储器及其制造方法-CN200710138221.5无效
  • 金占寿;李锡奎 - 海力士半导体有限公司
  • 2007-07-31 - 2008-05-07 - H01L27/115
  • 本发明提供一种快闪存储器及其制造方法。该方法包括提供半导体基板,其包括彼此平行地交替布置的第一有源区域和隔离区域、及使第一有源区域彼此连接的第二有源区域。在半导体基板上形成穿隧绝缘层、电荷储存层及隔离掩模。蚀刻隔离掩模、电荷储存层、穿隧绝缘层及半导体基板以在隔离区域上形成沟槽。在沟槽上形成隔离结构。在包括隔离结构的结构上依序形成介电层、导电层及硬掩模。图案化硬掩模、导电层、介电层及电荷储存层以形成交叉第一有源区域的漏极选择线、字元线及源极选择线。由离子注入工艺在第一有源区域上形成结区域。在相邻源极选择线间的第一及第二有源区域上形成公共源极。
  • 闪存及其制造方法
  • [发明专利]制造半导体器件的方法-CN200610145280.0无效
  • 安正烈;金占寿 - 海力士半导体有限公司
  • 2006-11-24 - 2007-07-11 - H01L21/822
  • 一种制造半导体器件的方法,其中在限定单元区域和周边区域的半导体衬底上形成栅极绝缘层和多晶硅层。蚀刻周边区域的部分多晶硅层、栅极绝缘层和半导体衬底,从而在周边区域中形成第一沟槽。在整个表面上形成第一绝缘层,以填充第一沟槽。蚀刻单元区域的部分第一绝缘层、第一多晶硅层、栅极绝缘层和半导体衬底,从而在单元区域中形成第二沟槽。在第二沟槽内形成侧壁氧化物层和氮化物层,使得侧壁氧化物层和氮化物层被层叠。利用第二绝缘层填充第二沟槽以形成隔离层。由于可防止等离子体的侵蚀和氢(H2)的渗透,因此可防止单元和周边电路故障。
  • 制造半导体器件方法
  • [发明专利]闪存器件及其制造方法-CN200510137549.6无效
  • 黄畴元;金占寿 - 海力士半导体有限公司
  • 2005-12-30 - 2007-01-31 - H01L27/115
  • 本发明提供一种闪存器件及其制造方法,其包括具有源极选择线、多条字线及漏极选择线的串结构,形成自对准接触后,第一绝缘膜填充于所述字线之间、所述字线与所述源极选择线之间及所述字线与所述漏极选择线之间。间隔物利用第二绝缘膜形成于所述源极选择线及所述漏极选择线的侧壁上。在此情况下,该第一绝缘膜具有小于该第二绝缘膜的介电常数值的介电常数值。因此,可形成稳定的自对准接触,可使编程操作中的Vt扰动现象最小化,且可改善器件的操作速度。
  • 闪存器件及其制造方法
  • [发明专利]用于制造闪存器件的方法-CN200410056567.7有效
  • 安正烈;金占寿 - 海力士半导体有限公司
  • 2004-08-10 - 2005-03-09 - H01L21/8247
  • 一种用于制造闪存器件的方法,形成闪存单元和选择晶体管的工艺包括通过形成用于浮置栅极的多晶硅层的工艺、形成电介质层的工艺以及形成用于控制栅极的多晶硅层、形成电介质层和随后除去要形成选择晶体管的区域中的电介质层的工艺。此外,在形成闪存单元和选择晶体管的工艺中,通过形成用于浮置栅极的多晶硅层的工艺、形成电介质层的工艺以及形成用于控制栅极的多晶硅层、在整个结构上形成层间绝缘层并随后形成接触、全部除去要形成选择晶体管的区域中用于浮置栅极的多晶硅层上的电介质层和用于控制栅极的多晶硅层的工艺,从而直接电连接用于浮置栅极的多晶硅层和接触插塞。
  • 用于制造闪存器件方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top