“神永贤吾”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果14个，建议您升级VIP下载更多相关专利

[发明专利]溅射靶及其制造方法-CN202280007352.2在审
发明人：佐藤祐介;佐藤贵则;神永贤吾 -专利权人： JX金属株式会社
申请日： 2022-10-19 - 公布日： 2023-10-27 - 主分类号： C23C14/34 文献下载
摘要：本发明提供一种能够抑制溅射靶的破裂，且Al含量高的Cu－Al二元合金溅射靶及其制造方法。该溅射靶由含有Cu以及Al的二元合金、且余量由不可避免的杂质组成的烧结体构成，Cu和Al的含量(at％)满足0.48≤Al/(Cu+Al)≤0.70的关系式，相对密度为95％以上。
溅射及其制造方法

[发明专利]溅射靶制品以及溅射靶制品的再生品的制造方法-CN202080008598.2有效
发明人： 神永贤吾;杉本圭次郎;山田裕贵;村田周平 -专利权人： JX金属株式会社
申请日： 2020-01-15 - 公布日： 2023-08-25 - 主分类号： C23C14/34 文献下载
摘要：本发明提供一种可降低成本的溅射靶制品。所述溅射靶制品，包括：靶，背板或背管，嵌件材料的层，所述靶的非溅射面侧的至少一部分轮廓化为具有面对称状的凹凸部，所述嵌件材料的层形成为紧贴所述轮廓化的表面，所述嵌件材料，由比重至少比构成靶的金属更轻的金属形成。
溅射制品以及再生制造方法

[发明专利]Co阳极及使用有Co阳极的Co电镀方法-CN201880091917.3在审
发明人：村田周平;小井土由将;浅野孝幸;神永贤吾 -专利权人： JX金属株式会社
申请日： 2018-10-03 - 公布日： 2020-11-20 - 主分类号： C25D17/10 文献下载
摘要：本发明提供一种新颖的电镀的阳极，其代替Cu阳极且能抑制镀覆不良。该阳极是利用硝酸浓度20质量％的稀硝酸溶解之后，利用液体微粒计数器且根据JIS B 9925所测得的、粒径为0.5μm以上的微粒的数量为6000个/g以下的Co阳极。
co 阳极使用电镀方法

[发明专利]表面处理铜箔、附载体铜箔、积层体、印刷配线板、电子机器、表面处理铜箔的制造方法及印刷配线板的制造方法-CN201510284347.8有效
发明人： 神永贤吾;福地亮 -专利权人： JX日矿日石金属株式会社
申请日： 2015-05-28 - 公布日： 2018-04-20 - 主分类号： H05K1/09 文献下载
摘要：本发明涉及表面处理铜箔、附载体铜箔、积层体、印刷配线板、电子机器、表面处理铜箔的制造方法及印刷配线板的制造方法。其提供一种剥离强度良好、且即便用于高频电路基板也可良好地抑制传输损耗的表面处理铜箔。该表面处理铜箔依序具有铜箔、含有一种以上选自由Ni、Co、Zn、W、Mo及Cr所组成的群中的元素的金属层、及以铬氧化物形成的表面处理层，金属层中选自由Ni、Co、Zn、W、Mo及Cr所组成的群中的元素的合计附着量为200～2000μg/dm2，施加250℃×10分钟的热处理后，以仅露出表面处理层的表面的状态于浓度为20mass％且温度为25℃的硝酸浴浸渍30秒时，铜于硝酸浴的溶出量为0.0030g/25cm2以下。
表面处理铜箔载体积层体印刷线板电子机器制造方法

[发明专利]电子电路用的压延铜箔或电解铜箔及使用它们形成电子电路的方法-CN201610048388.1在审
发明人：山西敬亮;神永贤吾;福地亮 -专利权人：吉坤日矿日石金属株式会社
申请日： 2009-12-22 - 公布日： 2016-05-11 - 主分类号： H05K3/06 文献下载
摘要：本发明涉及电子电路用的压延铜箔或电解铜箔以及使用它们形成电子电路的方法。本发明提供电子电路用的压延铜箔或电解铜箔，其通过蚀刻进行电路形成，其特征在于，该压延铜箔或电解铜箔具有在蚀刻面侧形成的蚀刻速度比铜低的镍合金层，该镍合金层含有锌。本发明的课题在于，在通过蚀刻覆铜箔层压板的铜箔进行电路形成时，可以防止由于蚀刻而产生的下弯，可以形成目标电路宽度均匀的电路，可以尽可能缩短通过蚀刻形成电路的时间，并且可以尽力减小镍合金层的厚度，并且可以在受热时抑制氧化，并防止通称“烧灼”的变色，并且可以提高图案蚀刻中的蚀刻性，防止短路或电路宽度不良的产生。
电子电路压延铜箔电解使用它们形成方法

[发明专利]钨烧结体溅射靶和使用该靶形成的钨膜-CN201380040553.3在审
发明人： 神永贤吾;大桥一允 -专利权人：吉坤日矿日石金属株式会社
申请日： 2013-10-24 - 公布日： 2015-04-08 - 主分类号： C23C14/34 文献下载
摘要：一种钨烧结体溅射靶，其特征在于，用二次离子质谱装置(D-SIMS)检测出的钼强度为钨强度的万分之一以下。本发明的课题在于，通过减少钨烧结体溅射靶的钼，并且调节烧结时所使用的W粉末的粒度分布，从而降低使用该钨烧结体靶进行溅射而得到的钨膜的电阻率。
烧结溅射使用形成

[发明专利]液晶聚合物覆铜层压板及该层压板中使用的铜箔-CN201280025459.6有效
发明人：新井英太;神永贤吾;三木敦史;福地亮 -专利权人： JX日矿日石金属株式会社
申请日： 2012-03-12 - 公布日： 2014-02-05 - 主分类号： C25D7/06 文献下载
摘要：本发明提供一种覆铜层压板，其是贴合有实施了包含铜－钴－镍合金镀敷的粗糙化处理的铜箔和液晶聚合物的覆铜层压板，其在铜箔电路蚀刻后没有液晶聚合物树脂表面上的粗糙化粒子残渣。该覆铜层压板是贴合有铜箔和液晶聚合物的覆铜层压板，其中，该铜箔在与液晶聚合物的粘接面上形成有铜的一次粒子层和在该一次粒子层之上的二次粒子层，该二次粒子层包含含有铜、钴和镍的三元系合金，该一次粒子层的平均粒径为0.25～0.45μm，该二次粒子层的平均粒径为0.05～0.25μm。
液晶聚合物层压板使用铜箔

[发明专利]二次电池负极集电体用铜箔-CN201180006995.7无效
发明人：新井英太;神永贤吾;三木敦史;岩崎友一 -专利权人：吉坤日矿日石金属株式会社
申请日： 2011-01-19 - 公布日： 2012-10-10 - 主分类号： H01M4/66 文献下载
摘要：一种二次电池负极集电体用铜箔，为在压延铜合金箔的正反两面上实施了粗化处理的铜箔，其特征在于，所述正反两面的通过激光显微镜测定得到的平均表面粗糙度Ra为0.04~0.20μm，设利用激光显微镜测定粗化处理面的表面时的三维表面积为（A）、设作为进行该三维表面积测定时的投影面积的二维面积为（B）、设（A）/（B）=（C）的计算值为（C）时，并且设利用激光显微镜测定未粗化处理的压延铜箔和铜合金箔的表面时的三维表面积为（A’）、设作为进行该三维表面积测定时的投影面积的二维面积为（B’）、设（A’）/（B’）=（C’）的计算值为（C’）时，为1.0<（C）/（C’）<1.1的范围。本发明的课题在于提供二次电池活性物质的粘附性优良，并且可以减小二次电池活性物质的重量厚度偏差的二次电池用负极集电体用铜箔，而且也提供耐热性和耐热性优良的二次电池负极集电体用铜箔。
二次电池负极体用铜箔

[发明专利]电子电路及其形成方法以及电子电路形成用覆铜层压板-CN201180006089.7有效
发明人：山西敬亮;福地亮;神永贤吾 -专利权人：吉坤日矿日石金属株式会社
申请日： 2011-01-07 - 公布日： 2012-10-03 - 主分类号： H05K1/09 文献下载
摘要：本发明涉及一种电子电路，其为由在树脂基板的单面或两面形成的铜或铜合金层（A）、在该（A）层上的一部分或者全部区域上形成的铜或铜合金镀层（B）、在所述（B）层上的一部分或者全部区域上形成的对铜蚀刻液的蚀刻速度比铜慢的镀层（C）以及在该层（C）上形成的0.05μm以上且小于1μm的铜或铜合金镀层（D）构成的层叠体，其特征在于，包含将所述（A）层、（B）层、（C）层和（D）层的层叠部的一部分蚀刻到树脂基板表面而除去从而形成的铜电路。本发明的课题在于提高图案形成中的蚀刻中，防止短路或电路宽度不合格的产生。
电子电路及其形成方法以及用覆铜层压板

[发明专利]电子电路用的压延铜箔或电解铜箔及使用它们形成电子电路的方法-CN201080005933.X有效
发明人：山西敬亮;神永贤吾;福地亮 -专利权人：吉坤日矿日石金属株式会社
申请日： 2010-01-21 - 公布日： 2011-12-28 - 主分类号： H05K1/09 文献下载
摘要：本发明提供一种电子电路用的压延铜箔或电解铜箔，其通过蚀刻进行电路形成，其特征在于，具有在该压延铜箔或电解铜箔的蚀刻面侧形成的蚀刻速度比铜低的包含铂族、金、银中的任意一种以上的金属的层或者以它们为主成分的合金的层。本发明的课题在于，在通过对覆铜箔层压板的铜箔进行蚀刻来形成电路时，可以防止由于蚀刻而产生的下弯，可以形成电路宽度均匀的目标电路，可以尽可能地缩短通过蚀刻形成电路的时间，并且可以提高图案蚀刻中的蚀刻性，防止短路或电路宽度不良的产生。
电子电路压延铜箔电解使用它们形成方法

[发明专利]电子电路用的压延铜箔或电解铜箔及使用它们形成电子电路的方法-CN200980152812.5有效
发明人：山西敬亮;神永贤吾;福地亮 -专利权人：吉坤日矿日石金属株式会社
申请日： 2009-12-22 - 公布日： 2011-11-30 - 主分类号： H05K3/06 文献下载
摘要：本发明提供电子电路用的压延铜箔或电解铜箔，其通过蚀刻进行电路形成，其特征在于，具有在该压延铜箔或电解铜箔的蚀刻面一侧形成的蚀刻速度比铜低的镍或镍合金层以及在该镍或镍合金层上形成的包含锌或锌合金或它们的氧化物的耐热层。本发明的课题在于，在通过对覆铜箔层压板的铜箔进行蚀刻来形成电路时，可以防止由于蚀刻而产生的下弯，可以形成目标电路宽度均匀的电路，可以尽可能地缩短通过蚀刻形成电路的时间，并且可以尽力减小镍或镍合金层的厚度，并且可以在受热时抑制氧化，并防止通称“烧灼”的变色，并且可以提高图案蚀刻中的蚀刻性，防止短路或电路宽度不良的产生。
电子电路压延铜箔电解使用它们形成方法

[发明专利]电子电路的形成方法-CN200980152968.3有效
发明人：山西敬亮;神永贤吾;福地亮 -专利权人：吉坤日矿日石金属株式会社
申请日： 2009-12-22 - 公布日： 2011-11-30 - 主分类号： H05K3/06 文献下载
摘要：一种电子电路的形成方法，在压延铜箔或电解铜箔的蚀刻面一侧形成镍或镍合金层后，在该树脂基板上粘贴该压延铜箔或电解铜箔，形成覆铜层压板，接着附加用于在铜箔上形成电路的抗蚀图案，进一步使用由氯化铁溶液构成的蚀刻液，去除附加了上述抗蚀图案的部分以外的覆铜层压板上的铜箔、镍或镍合金层的不必要的部分，并进行抗蚀去除，进一步通过软蚀刻去除残留的镍或镍合金层，形成铜的电路间的空间具有铜的厚度的2倍以上的宽度的电路，其课题在于，形成电路宽度平均的电路，提高图案抗蚀的抗蚀性，防止短路、电路宽度不良的发生。
电子电路形成方法

[发明专利]电子电路用的压延铜箔或电解铜箔及使用它们形成电子电路的方法-CN200980152806.X无效
发明人：山西敬亮;神永贤吾;福地亮 -专利权人：吉坤日矿日石金属株式会社
申请日： 2009-12-22 - 公布日： 2011-11-30 - 主分类号： C25D7/06 文献下载
摘要：本发明提供电子电路用的压延铜箔或电解铜箔，其通过蚀刻进行电路形成，其特征在于，该压延铜箔或电解铜箔具有在蚀刻面侧形成的蚀刻速度比铜低的镍合金层，该镍合金层含有锌。本发明的课题在于，在通过蚀刻覆铜箔层压板的铜箔进行电路形成时，可以防止由于蚀刻而产生的下弯，可以形成目标电路宽度均匀的电路，可以尽可能缩短通过蚀刻形成电路的时间，并且可以尽力减小镍合金层的厚度，并且可以在受热时抑制氧化，并防止通称“烧灼”的变色，并且可以提高图案蚀刻中的蚀刻性，防止短路或电路宽度不良的产生。
电子电路压延铜箔电解使用它们形成方法

[发明专利]印刷电路板用铜箔及印刷电路板用包铜层压板-CN200980111303.8有效
发明人：森山晃正;神永贤吾 -专利权人： JX日矿日石金属株式会社
申请日： 2009-05-29 - 公布日： 2011-02-23 - 主分类号： C23C28/00 文献下载
摘要：本发明提供印刷电路板用铜箔，其中，在铜箔的粗糙化面上具有包含镍和锌或它们的化合物的层(以下称为“镍锌层”)并且在该层上具有铬酸盐膜层，其特征在于，所述镍锌层的铜箔每单位面积的锌附着重量为180μg/dm2以上且3500μg/dm2以下，镀膜中的镍重量比率{镍附着重量/(镍附着重量+锌附着重量)}为0.38以上且0.7以下。本发明的课题是确立在将铜箔层压至树脂基材并使用硫酸/过氧化氢类蚀刻液对电路进行软蚀刻的情况下能够有效防止电路侵蚀现象的铜箔表面处理技术。
印刷电路板铜箔用包铜层压板

1
共 14 条