“深存科技（无锡）有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果35个，建议您升级VIP下载更多相关专利

[发明专利]深度学习模型的网络权重存取方法-CN202311164707.1在审
发明人：请求不公布姓名 -专利权人： 深存科技（无锡）有限公司
申请日： 2023-09-11 - 公布日： 2023-10-17 - 主分类号： G06N3/045 文献下载
摘要：本申请公开深度学习模型的网络权重存取方法，涉及数据存储领域，定义深度学习模型中网络权重的数据类型，将其转换为unsigned char型8位权重数组保存，根据网络权重数量和对应数组指针创建权重头部信息；将转换后权重数组插接到权重头部信息后面，对插接后的数据段进行序列化，转换为16进制目标文件保存；读取权重头部信息中记录的参数信息，对后面插接的数据段反序列化操作，还原成原始数据类型的网络权重并复制到目标位置。该方案可以将不同数据类型拆分为char型保存，定义出权重头部信息，根据权重头部信息反序列操作提取和复制权重数据，减少权重数据传输时的转换和复制过程，降低传输时延和提高传输效率。
深度学习模型网络权重存取方法

[发明专利]支持多输入多格式的低精度乘加运算器-CN202310920653.0有效
发明人：请求不公布姓名 -专利权人： 深存科技（无锡）有限公司
申请日： 2023-07-26 - 公布日： 2023-10-10 - 主分类号： G06F7/544 文献下载
摘要：本申请公开支持多输入多格式的低精度乘加运算器，涉及芯片领域，包括若干组并列设计的乘加运算单元和加法树，乘加运算单元输入两组8比特位的运算数据，将运算结果输入到加法树中逐级求和运算，输出结果数据；乘加运算单元包括乘法器组、指数运算电路、数据重组电路、加法器电路以及数据归一化电路，实现浮点数和整数数据根据位宽拆分成尾数乘法和整数乘法进行分段乘积，然后对分段乘积结果进行数据重组和拼接求和输出归一化数据，实现减少电路资源，减少延迟并且统一数据通路；并行乘加运算单元之间通过加法树实现多输入多格式运算数据的并行乘加运算和求和输出，提高电路兼容性和电路运行效率。
支持输入格式精度运算器

[发明专利]基于新闻脉络的搜索显示方法、装置、服务器及存储介质-CN202310486250.X在审
发明人：请求不公布姓名 -专利权人： 深存科技（无锡）有限公司
申请日： 2023-04-28 - 公布日： 2023-09-29 - 主分类号： G06F16/31 文献下载
摘要：本申请公开基于新闻脉络的搜索显示方法、装置、服务器及存储介质，涉及信息处理技术领域，包括基于用户对设定时间内各新闻信息的关注度确定热点新闻，并收录至新闻候选库中；对热点新闻进行话题归纳并生成事件节点，基于事件节点、新闻话题和新闻内容进行新闻搜索和向量转化，并在向量索引库中建立向量索引；话题归纳用于对热点新闻进行分类，事件节点用于描述各话题下热点新闻的内容信息；响应于接收到搜索请求，对请求内容进行向量转化，通过事件节点对向量索引库中存储的转化向量进行倒排索引，并根据索引结果生成新闻脉络列表。该方案可以大大降低用户搜索的时间成本，帮助用户快速了解新闻事件，在站内搜索场景中提升用户的新闻点击率。
基于新闻脉络搜索显示方法装置服务器存储介质

[发明专利]基于多教师的知识蒸馏方法、装置、设备及存储介质-CN202310783353.2在审
发明人：请求不公布姓名 -专利权人： 深存科技（无锡）有限公司
申请日： 2023-06-29 - 公布日： 2023-08-25 - 主分类号： G06N3/084 文献下载
摘要：本申请公开基于多教师的知识蒸馏方法、装置、设备及存储介质，涉及知识蒸馏领域，包括基于目标任务训练目标数量个候选教师模型；基于学生模型的模型精度或模型特征从候选教师模型中选定目标教师模型，并将用于训练的标签数据分别输入到候选教师模型和学生模型，提取教师标签特征和学生标签特征；基于教师标签特征和学生标签特征构建模型损失函数，并通过损失函数对学生模型的梯度参数进行更新，直至满足模型条件时停止知识蒸馏获得目标学生模型。该方案可以融合多教师模型提取特征的能力，得到更全面和准确的学生模型，同时可以大幅缩短模型训练周期和标签数据，提高学生模型的训练效率。
基于教师知识蒸馏方法装置设备存储介质

[发明专利]基于hash计算的KV对快速写架构-CN202310735885.9有效
发明人：请求不公布姓名 -专利权人： 深存科技（无锡）有限公司
申请日： 2023-06-21 - 公布日： 2023-08-25 - 主分类号： G06F12/02 文献下载
摘要：本申请公开基于hash计算的KV对快速写架构，涉及FPGA领域，包括hash进程检测模块、写地址查询模块、状态标志更新模块、BRAM和DDR；hash进程检测模块接收hash值，从BRAM中读取状态标志位，确定hash值的查询状态和输出无进程冲突的目标hash值；写地址查询模块根据目标hash值查询DDR中的目标链表并确定KV对写地址，生成状态标志更新信号；状态标志更新模块根据写地址查询模块输出的状态标志更新信号确定写地址查询结果，并基于目标hash值更新状态标志位。该架构在低延迟BRAM中引入记录KV对创建流水线状态的状态标记位，从而使得设计在并行时不会出现写数据冲突，提高写效率。
基于 hash 计算 kv 速写架构

[发明专利]面向用户隐私数据的数据处理方法和数据处理设备-CN202310692841.2有效
发明人：请求不公布姓名 -专利权人： 深存科技（无锡）有限公司
申请日： 2023-06-13 - 公布日： 2023-08-18 - 主分类号： H04L9/40 文献下载
摘要：本申请公开面向用户隐私数据的数据处理方法和数据处理设备，涉及数据处理领域，基于数据接入引擎接收终端设备采集的隐私数据，通过数据存储引擎将隐私数据分类存储到存储介质中；通过服务接入引擎接收数据中心的服务请求指令，确定数据中心的请求权限和请求的目标数据类型；通过数据存储引擎从本地存储介质中读取目标隐私数据，通过数据保护引擎进行脱敏转换，将其转换成不可获取原始信息的加密数据；通过服务接入引擎将生成的加密数据发送回数据中心。该方案将隐私数据本地化，在厂商需要隐私数据进行个性化分析推荐时，在本地对隐私数据进行加密转化处理后返回厂商，避免厂商直接获取隐私数据造成隐私泄露，提高数据安全性。
面向用户隐私数据数据处理方法设备

[实用新型]PCBA电源轨短路的定位检测电路-CN202320792235.3有效
发明人：请求不公布姓名 -专利权人： 深存科技（无锡）有限公司
申请日： 2023-04-11 - 公布日： 2023-08-15 - 主分类号： G01R31/28 文献下载
摘要：本申请公开PCBA电源轨短路的定位检测电路，涉及电路领域，包括PCBA电源轨上并联有电子元件，短路定位检测电路包括在PCBA电源轨上接入的外置电压源，和检测待测电子元器件温度数据的温度检测电路；电压源连接在电源轨两极，为电子元件提供工作电压；温度检测电路包括两个热电偶探针，分别接入到温度检测电路的室温采集支路和元件温度采集支路上，分别用于测试室温和元件温度；温度检测电路的比较器支路中接入有LED灯，当元件温度和室温温度满足设定温度差时LED灯亮，用于定位短路元件。该电路无需使用毫欧表和拆除检测，直接根据热源直接定位短路器件，耗时极短，效率高。
pcba 电源短路定位检测电路

[发明专利]晶圆表面缺陷检测方法-CN202211726176.6在审
发明人：请求不公布姓名 -专利权人： 深存科技（无锡）有限公司
申请日： 2022-12-30 - 公布日： 2023-06-27 - 主分类号： G06T7/00 文献下载
摘要：本申请公开一种晶圆表面缺陷检测方法，涉及检测技术领域，包括将采集的晶圆缺陷图输入至语义分割网络模型中进行像素级标注，获得晶圆缺陷图的掩膜图和第一缺陷预测结果；其中，晶圆缺陷图中仅包含有一种缺陷类型，且语义分割网络模型中包含多尺度模块，用于提高预测准确率；将晶圆缺陷图和掩模图共同输入到分类网络预测模型中进行预测，获得第二缺陷预测结果；基于第一缺陷预测结果和第二缺陷预测结果确定图片最终预测结果。采用语义分割网络模型和分类学习网络模型的方式，滤除背景噪声对分类模型的影响，且利用包含整个背景的掩膜图进行判断的方式提高了预测结果的精准度。
表面缺陷检测方法

[发明专利]基于MLIR的FPGA神经网络模型部署方法-CN202310107219.0在审
发明人：请求不公布姓名 -专利权人： 深存科技（无锡）有限公司
申请日： 2023-02-13 - 公布日： 2023-06-23 - 主分类号： G06N3/10 文献下载
摘要：本申请公开基于MLIR的FPGA神经网络模型部署方法，涉及FPGA领域，提取待部署到FPGA平台的原始神经网络模型；将原始神经网络模型通过onnx工具转换成开源格式的onnx模型，然后通过开源的onnx‑mlir工具将onnx模型转换成mlir中间表示文件；通过MLIR工具将转换得到的mlir中间表示文件进行转换和编译，获得用于在FPGA kernel上运行的第一程序文件；第一程序文件为高级语言，用于操作FPGA芯片；编写外部交互程序，将交互程序和第一程序文件组合编译和链接，部署到FPGA芯片中。该方案避免编写低效的RTL相关模型代码，高效地将深度神经网络模型运行在FPGA上，提高部署效率。
基于 mlir fpga 神经网络模型部署方法

[发明专利]一种基于FPGA的KV存储方法-CN202310076050.7在审
发明人：请求不公布姓名 -专利权人： 深存科技（无锡）有限公司
申请日： 2023-01-18 - 公布日： 2023-06-13 - 主分类号： G06F16/22 文献下载
摘要：本申请公开一种基于FPGA的KV存储方法，涉及FPGA领域，方法包括：远程服务器端接收用户端发送的用户请求，通过数据库底层接口将用户请求转发到KV存储加速设备；KV存储加速设备接收用户请求，基于FPGA内部逻辑资源进行并行加速，通过内部部署的网络收发模块确定Key数据，通过Hash计算加速模块确定value数据的Hash值；当KV存储加速设备确定用户请求对应的value数据和存储地址并完成存取操作后，通过网络收发模块向远程服务器端发送请求反馈。通过将数据库的KV存储加速功能从CPU服务器移植到FPGA上，由KV存储加速设备执行并行加速，提高大数据应用中数据检索的吞吐量和延迟性能。
一种基于 fpga kv 存储方法

[发明专利]缺陷数据生成模型的训练方法-CN202211726159.2在审
发明人：请求不公布姓名 -专利权人： 深存科技（无锡）有限公司
申请日： 2022-12-30 - 公布日： 2023-05-30 - 主分类号： G06T7/194 文献下载
摘要：本申请公开缺陷数据生成模型的训练方法，涉及深度学习领域，将原始缺陷图像通过前背景分离网络进行分离，获得第一缺陷背景图像和第一缺陷前景图像；基于生成网络生成虚假正常图像；将第一缺陷前景和背景图像、以及虚假正常图像输入到融合网络中生成融合缺陷图像；将融合缺陷图像通过前背景分离网络进行分离，获得第二缺陷背景和前景图像；分别计算第一与第二缺陷背景图像之间的第一循环一致性损失，第一与第二缺陷前景图像之间的第二循环一致性损失；基于第一和第二循环一致性损失的数值调节GAN损失，并迭代循环训练获得缺陷数据生成模型。本方案可以在理由少量现有数据的情况下生成大量缺陷数据，同时具备数据的多样性。
缺陷数据生成模型训练方法

[发明专利]一种基于BRAM的多对多高速访存架构和访存系统-CN202211682925.X在审
发明人：请求不公布姓名 -专利权人： 深存科技（无锡）有限公司
申请日： 2022-12-27 - 公布日： 2023-05-12 - 主分类号： G06F12/06 文献下载
摘要：本申请公开一种基于BRAM的多对多高速访存架构和访存系统，涉及FPGA领域，包括至少两组数据请求端、至少两组交叉开关、以及与交叉开关一一映射的片上存储器BRAM；每个数据请求端分别与所有的交叉开关通信连接，发送读/写数据请求，以及接收反馈数据；交叉开关和BRAM之间通过协议转换器Bridge通信连接，并基于确定的目标读/写数据请求在对应的BRAM上读/写数据；交叉开关内置有仲裁器，用于接收至少两组数据请求端发送的读/写数据请求，并按照设定的仲裁协议确定目标读/写数据请求。该设计可以实现多对多任务和数据访存，有效降低传输时延，且消除了数据突发传输过程中的4K边界问题。
一种基于 bram 高速架构系统

[发明专利]向量库重训练的触发方法、装置、检索服务器及存储介质-CN202310082207.7在审
发明人：请求不公布姓名 -专利权人： 深存科技（无锡）有限公司
申请日： 2023-01-18 - 公布日： 2023-04-25 - 主分类号： G06F16/9032 文献下载
摘要：本申请公开向量库重训练的触发方法、装置、检索服务器及存储介质，涉及数据库领域，检索服务器接收到向量查询请求时，对查询向量进行切分和量化编码，基于第二编码向量与向量编码库返回向量匹配表；计算向量匹配表返回的目标向量与查询向量的空间距离并排序，根据排序前后目标向量的顺序更新检索误差率；当检索误差率超过误差阈值时，基于乘积量化方法对向量编码库和向量库进行重训练。该方案根据对召回的目标向量进行两次排序，根据顺序差异确定检索误差率，通过误差率大小决定触发向量库检索更新的时机，在保证优化内存和提高检索效率的同时，补偿部分有损检索的精度，且自动触发更新机制更有利于数据维护。
向量训练触发方法装置检索服务器存储介质

[发明专利]一种芯片测试系统和方法-CN202310089002.1在审
发明人：请求不公布姓名 -专利权人： 深存科技（无锡）有限公司
申请日： 2023-01-18 - 公布日： 2023-04-18 - 主分类号： G01R31/28 文献下载
摘要：本申请公开了一种芯片测试系统，涉及芯片检测领域，系统包括上位机、程控电源、实装测试板、ZYNQ主控芯片、待测芯片、电源芯片模块和通信串口模块；ZYNQ主控芯片和待测芯片之间通过第一和第二总线连接，ZYNQ主控芯片通过通信串口模块与上位机连接；电源芯片模块通过程控电源与上位机连接，且分别连接ZYNQ主控芯片和待测芯片；上位机用于通过通信串口模块向ZYNQ主控芯片发送测试指令，控制系统进入DFT模式或实装模式，对待测芯片进行测试。本系统利用ZYNQ芯片中PL/FPGA的并行能力和PS/ARM的实装功能，集成了ATE测试板和实装测试板的功能，测试过程无需重复装载，减少了测试周期，大大提高了测试效率。
一种芯片测试系统方法

[发明专利]面向数据库访问加速的CSP架构-CN202211682956.5在审
发明人：请求不公布姓名 -专利权人： 深存科技（无锡）有限公司
申请日： 2022-12-27 - 公布日： 2023-04-07 - 主分类号： G06F8/20 文献下载
摘要：本申请公开面向数据库访问加速的CSP架构，涉及FPGA技术领域，包括数据库加速引擎、高速融合网络子系统、存储访问加速子系统和数据库管理子系统；高速融合网络子系统集成UDP和应用层全offload支撑业务数据传输，并融合TOE引擎；存储访问加速子系统包括内存管理访问引擎和存储器管理访问引擎；数据库管理子系统包含有管理数据库加速引擎的初始化配置，根据客户端请求启动控制及配置各个数据库资源；数据库加速引擎包含有若干数据库控制器和数据库任务流水，便于数据库管理子系统接入数据库服务。该CSP架构能够不依赖于服务器，提供数据固化功能，在处理性能和对数据库兼容性方面显著提高。
面向数据库访问加速 csp 架构

1
2
3
下一页»
尾页
共 35 条