“山崎彰”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果4个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置-CN201980054568.2在审
发明人：山岸肇;佐藤英史;山崎彰;关原孝幸;早渊诚;石崎俊介 -专利权人：索尼半导体解决方案公司
申请日： 2019-08-02 - 公布日： 2021-03-30 - 主分类号： H01L25/065 文献下载
摘要：在包括多个半导体基板的多层配线层被电连接的堆叠半导体基板的半导体装置中，半导体基板之间的接合面的附近区域被有效利用。堆叠半导体基板包括分别形成有多层配线层的多个半导体基板。在该堆叠半导体基板中，多层配线层被电连接并且接合在一起。在半导体基板之间的接合面附近形成有导体。该导体以在接合面方向上被通电的方式形成。
半导体装置

[发明专利]非数据存取时低耗电的半导体存储装置-CN03145781.9无效
发明人：万行厚雄;原口大;山崎彰 -专利权人：三菱电机株式会社
申请日： 2003-06-30 - 公布日： 2004-05-05 - 主分类号： G11C11/4091 文献下载
摘要：本发明旨在提供一种能够降低等待期间与刷新期间的电力消耗的半导体存储装置，该装置中设有：多个存储单元；响应字线的激活，与在多个存储单元中一个选择的单元电连接的第一数据线/BLM；相对于第一数据线/BLM分级设置的第二数据线IOR；设置在第一数据线/BLM和第二数据线IOR之间的、在读出数据时用基于第一数据线电压的驱动力，将第二数据线IOR驱动到固定电压GND的读出电路RG；按照预充电/均衡指示，向第二数据线提供预定电压Vcc的电压供给控制电路30。该电压供应控制电路30中包含，在数据读出期间以外的预定期间，将第二数据线与预定电压断开的电压供给停止电路30c、30d。
数据存取耗电半导体存储装置

[发明专利]包含具有适合于与逻辑电路混装的结构的存储器的存储器集成电路装置-CN96180420.3无效
发明人：大谷顺;山崎彰;奥村直人;樋口崇 -专利权人：三菱电机株式会社
申请日： 1996-10-28 - 公布日： 2004-01-21 - 主分类号： G11C11/407 文献下载
摘要：寄存器(20、22；20、22、30、32)沿着动态随机存取存储单元阵列(1)的4边的至少相对的2边配置。这些寄存器，通过用于存储单元阵列的内部数据传送的内部数据总线(GIO0-GIO127；GIO0-GIOn；SGIO0-SGIOn)相互连接。沿相对的2边配置的寄存器(20、22；20、22、30、32)的至少1个(20；20、30)，与外部数据总线连接，其余寄存器(22；22、32)通过内部数据总线与内部电路连接。对与外部电路连接的寄存器(20)，设置根据外部控制信号控制动作的外部控制器(62)，对与内部电路连接的寄存器(22)，设置根据来自内部电路的控制信号控制动作的内部控制器(72)。仅当外部电路和内部电路对存储单元阵列(1)的同一地址的存储单元的数据进行读出时，允许外部电路和内部电路同时访问存储单元阵列。
包含具有适合于逻辑电路结构存储器集成电路装置

[发明专利]半导体集成电路和同步动态随机存储器核心的测试方法-CN97125547.4无效
发明人：畠中真;山崎彰;富嶋茂树;山形整人 -专利权人：三菱电机株式会社
申请日： 1997-12-12 - 公布日： 2003-06-04 - 主分类号： H01L27/108 文献下载
摘要：目的是得到一种在单一芯片上混合装载了SDRAM和逻辑电路的半导体集成电路装置。具备具有在普通的SDRAM核心中将从外部被输入的外部控制信号译码为内部控制信号的功能的SDRAM控制器。
半导体集成电路同步动态随机存储器核心测试方法