“尹首一”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果188个，建议您升级VIP下载更多相关专利

[发明专利]一种基于可分割阵列的可重构加速器及其实现方法-CN201710524017.0有效
发明人： 尹首一;唐士斌;欧阳鹏;涂锋斌;刘雷波;魏少军 -专利权人：清华大学
申请日： 2017-06-30 - 公布日： 2020-04-10 - 主分类号： G06N3/063 文献下载
摘要：本发明提供了一种基于可分割阵列的可重构加速器及其实现方法，该可重构加速器包括：便笺式存储器缓存区，用于实现卷积计算与稀疏化全连接计算的数据重用；可分割计算阵列，包括多个可重构计算单元，可分割计算阵列分为卷积计算阵列及稀疏化全连接计算阵列；寄存器缓存区，由多块寄存器构成的存储区域，为卷积计算与稀疏化全连接计算提供输入数据、权重数据及对应的输出结果；卷积计算的输入数据及权重数据分别输入到卷积计算阵列，输出卷积计算结果；稀疏化全连接计算的输入数据及权重数据分别输入到稀疏化全连接计算阵列，输出稀疏化全连接计算结果。本发明将两种神经网络的特点相互融合，提高了芯片的计算资源与内存带宽利用率。
一种基于分割阵列可重构加速器及其实现方法

[发明专利]用于位宽分区的神经网络加速器及其实现方法-CN201710621935.5有效
发明人： 尹首一;郭建辛;欧阳鹏;唐士斌;涂锋斌;刘雷波;魏少军 -专利权人：清华大学
申请日： 2017-07-27 - 公布日： 2020-04-10 - 主分类号： G06N3/063 文献下载
摘要：本发明提供了一种用于位宽分区的神经网络加速器及其实现方法，该神经网络加速器包括：多个位宽不同的计算处理单元，输入缓存器，权重缓存器，输出缓存器，数据位移器及外部存储器；各个所述计算处理单元从对应的输入缓存区及权重缓存器获取数据，并对与其位宽一致的神经网络层的数据进行并行处理；所述数据位移器用于将当前计算处理单元输出的数据的位宽转换为与该当前计算处理单元对应的下一计算处理单元的位宽一致；外部存储器，用于存储计算处理单元处理前及处理后的数据。利用本发明，可以对多个短位宽数据进行乘累加操作，增加了DSP利用率；采用不同位宽的CP并行计算神经网络的每层，提高了加速器的计算吞吐量。
用于分区神经网络加速器及其实现方法

[发明专利]用于确定处理器操作的方法及装置-CN201710523304.X有效
发明人：刘雷波;罗奥;尹首一;魏少军 -专利权人：清华大学
申请日： 2017-06-30 - 公布日： 2020-03-03 - 主分类号： G06F9/38 文献下载
摘要：本发明公开了一种用于确定处理器操作的方法及装置。该方法包括：获取目标运行过程起点处高速缓存中的缓存记录C1、目标运行过程中处理器与存储器之间的访存操作信息S以及目标运行过程终点处高速缓存中的缓存记录C2，其中访存操作信息S包括读操作信息R1以及写操作信息W1；根据缓存记录C1、访存操作信息S以及缓存记录C2，生成处理器在目标运行过程中的输入信息参考序列R以及输出信息参考序列W。本发明实施例能够有效地消除处理器缓存的“缓冲作用”对于获得处理器的访存操作的影响，为处理器安全检测过程中有效获得处理器的访存操作提供了一种解决方案。
用于确定处理器操作方法装置

[发明专利]用于获取内存状态的方法、装置、系统及介质-CN201810704405.1有效
发明人：刘雷波;罗奥;尹首一;魏少军 -专利权人：清华大学
申请日： 2018-06-29 - 公布日： 2019-10-11 - 主分类号： G06F11/07 文献下载
摘要：本发明提供了一种用于获取内存状态的方法。所述方法包括：在目标运行过程的起点处，暂停处理器的程序执行，备份所述处理器对内存页面的原始访问权限，并将所述内存页面的访问权限设置为无权访问；恢复所述处理器的程序执行，当因访问失败进入异常处理程序时，记录本次异常处理程序的信息，恢复本次访问的内存页面的原始访问权限，若本次访问的内存页面的原始访问权限为有权访问，备份本次访问的原始内存页面；以及在所述目标运行过程的终点处，根据所述异常处理程序的信息拷贝对应的最终内存页面。本发明还提供了一种用于获取内存状态的装置、系统及介质。本发明实施例能够降低存储成本。
异常处理程序访问权限内存状态处理器访问内存程序执行运行过程备份访问权限设置存储成本内存页面信息拷贝原始内存起点处页面恢复失败记录

[发明专利]控制多核处理器运行及多核处理器的安全检测方法和装置-CN201710606131.8有效
发明人：刘雷波;罗奥;尹首一;魏少军 -专利权人：清华大学
申请日： 2017-07-24 - 公布日： 2019-09-20 - 主分类号： G06F11/22 文献下载
摘要：本发明公开了一种控制多核处理器运行及多核处理器的安全检测方法和装置。控制多核处理器运行的方法包括：根据预定义规则确定所述多核处理器中每个处理器核的打开顺序及打开时长，所述预定义规则包括处理器核的标识、打开顺序及打开时长；当处于安全检测状态时，根据所述打开顺序及打开时长控制所述多核处理器中每个处理器核的开闭，以使所述多核处理器在同一时刻只打开一个处理器核。本发明可以解决多核处理器安全检测过程中的不确定性问题。
多核处理器安全检测处理器核方法和装置预定义规则时长不确定性问题时长控制同一时刻状态时开闭

[发明专利]一种基于INS网络的随机感染抗故障攻击方法-CN201610416028.2有效
发明人：刘雷波;王博;朱敏;黎奥;尹首一;魏少军 -专利权人：刘雷波
申请日： 2016-06-14 - 公布日： 2019-09-06 - 主分类号： H04L9/00 文献下载
摘要：本发明公开了一种基于INS网络的随机感染抗故障攻击方法，包括如下步骤：S1将明文送入加密处理器中，通过时间或空间冗余方式得到两组密文输出；S2将步骤S1得到的所述两组密文输出进行异或操作，得到输出差值；S3将步骤S2得到的所述输出差值送入感染函数模块中执行感染操作，得到感染结果；和S4将步骤S3得到的所述感染结果取出，将其与步骤S1中任意一组密文输出进行异或操作得到最终的输出。本发明能实现感染对策中感染函数的随机化，降低了故障攻击成功的概率，提高了电路的安全性。
一种基于 ins 网络随机感染故障攻击方法

[发明专利]基于DCNN深度图生成方法及系统-CN201910266071.9在审
发明人：赵新超;尹首一;冯进丽;唐士斌;欧阳鹏;李秀东;王博 -专利权人：北京清微智能科技有限公司
申请日： 2019-04-03 - 公布日： 2019-07-19 - 主分类号： G06T7/529 文献下载
摘要：本发明提供了一种基于DCNN深度图生成方法及系统，所述方法包含：根据KITT或Middlebury立体数据集的ground truth视差图构建每一图片均包含正负样本的数据集；对所述数据集进行数据扩充处理后，通过极线约束法对所述数据集进行降维处理，获得训练数据；通过所述训练数据训练补入跳跃连接结构的CNN模型，获得图像分类模型；获得待处理图形数据，将所述待处理图像数据带入所述图像分类模型中获得分析数据；对所述分析数据进行空间金字塔池化处理后，通过匹配代价计算及代价聚合处理获得深度图像数据。
数据集图像分类模型深度图生成分析数据训练数据深度图像数据待处理图像极线约束降维处理聚合处理立体数据连接结构匹配代价数据扩充图形数据正负样本视差图池化构建金字塔跳跃图片

[发明专利]基于可重构阵列实现分组密码算法的方法及装置-CN201910107163.2在审
发明人：袁航;李植;刘雷波;尹首一;魏少军 -专利权人：清华大学
申请日： 2019-02-02 - 公布日： 2019-06-11 - 主分类号： G06F21/60 文献下载
摘要：本发明公开了一种基于可重构阵列实现分组密码算法SHACAL‑2的方法及装置，其中，该方法包括以下步骤：将分组密码算法SHACAL‑2映射为多个分组密码子算法，并生成与多个分组密码子算法中的各分组密码子算法一一对应的配置信息；根据配置信息配置可重构阵列，并从输入先入先出寄存器读取待加密数据，对待加密数据进行加密运算获得加密密文，将加密密文发送至输出先入先出寄存器。该方法既具有ASIC的高性能、高速度，又具有微处理器的高度通用性和强大的可编程功能，从而恰好弥补两者各自的缺陷。
分组密码算法可重构阵列分组密码子算法先入先出寄存器加密密文配置信息读取待加密数据高度通用性可编程功能微处理器加密数据加密运算映射发送输出配置

[发明专利]一种AES加密方法和基于其的抗功耗攻击方法-CN201610074012.8有效
发明人：刘雷波;朱敏;吴有余;罗凯;尹首一;魏少军 -专利权人：清华大学无锡应用技术研究院
申请日： 2016-02-02 - 公布日： 2019-02-26 - 主分类号： H04L9/06 文献下载
摘要：本发明公开了一种AES加密方法和基于其的抗功耗攻击方法，AES加密方法包括：对明文数据进行分组；将轮函数的输入与扩展的密钥进行异或操作；使用8位输入、32位输出的S盒进行数据替换；通过S盒输出的32位数据进行移位；对行移位操作输出的32位数据对应地进行异或操作；对扩展密钥进行异或；使用8位输入、8位输出的S盒进行数据替换；与扩展密钥进行异或；输出密文数据。本发明具有如下优点：加密方法中各个操作主要所需的操作只有查表、移位和异或，这在逻辑实现上是较为简单且高效的。抗功耗攻击方法带有列混淆，抗功耗攻击效果好。
一种 aes 加密方法基于功耗攻击

[发明专利]记录处理器操作信息的方法、装置、系统及介质-CN201810921404.2在审
发明人：刘雷波;罗奥;尹首一;魏少军 -专利权人：清华大学
申请日： 2018-08-14 - 公布日： 2019-01-18 - 主分类号： G06F21/57 文献下载
摘要：本发明提供了一种记录处理器操作信息的方法。所述方法包括：响应于特定读指令的执行完成，控制所述处理器从第一系统模式进入第二系统模式，其中所述第二系统模式对所述第一系统模式具有控制权；在所述第二系统模式下，读取所述特定读指令在所述第一模式下的执行结果，并记录所述特定读指令的指令位置，以生成用于处理器安全检测的事件记录文件。本发明还提供了一种记录处理器操作信息的装置、系统及介质。本发明能够准确有效地获取并记录处理器执行所述特定读指令的操作信息，消除由于无法一致生成所述特定读指令的操作信息对安全检测带来的影响。
操作信息读指令记录处理器系统模式安全检测第一系统处理器读取事件记录文件指令位置有效地控制权响应记录

[发明专利]基于信号检测算法的集成装置-CN201510925676.6有效
发明人：刘雷波;彭贵强;张朋;薛阳;尹首一;魏少军 -专利权人：清华大学
申请日： 2015-12-14 - 公布日： 2019-01-15 - 主分类号： H04L1/00 文献下载
摘要：本发明公开了一种基于信号检测算法的集成装置，该装置包括：矩阵与匹配滤波计算模块，用于获取第一矩阵、匹配滤波向量以及第二矩阵；预处理模块，用于根据第一矩阵、匹配滤波向量以及第二矩阵得到参数矩阵、第一向量以及有效信道增益；迭代模块，用于通过参数矩阵、第一向量进行迭代得到检测结果向量；以及最大对数似然比计算模块，通过检测结果向量与有效信道增益获取最大对数似然比。该集成装置基于大规模多输入多输出设计出的超大规模专用集成电路结构数据吞吐量大，运算速度快，功耗低。
基于信号检测算法集成装置

[发明专利]以配置信息驱动数据访存模式匹配的片上缓存预取机制-CN201610317626.4有效
发明人：刘雷波;杨晨;罗凯;李兆石;尹首一;魏少军 -专利权人：清华大学
申请日： 2016-05-12 - 公布日： 2019-01-15 - 主分类号： G06F12/0862 文献下载
摘要：本发明公开了一种以配置信息驱动数据访存模式匹配的片上缓存预取机制，包括：模式检测模块，用于基于可重构阵列的访存地址，检测当前执行的配置信息的预取模式；模式存储模块，用于存储预设时间段内使用的配置信息的预取模式；地址生成模块，用于根据存储的预取模式为再次在可重构阵列上执行的配置信息产生数据预取地址；模式评估模块，用于计算存储的预取模式的预取准确度，以检测出失效的预取模式并更新。本发明实施例的片上缓存预取机制，在预取准确度超过一定的阈值时，按照预取模版获取预取数据，提高了预取的准确度和性能，进一步提高了系统性能，简单易实现。
配置信息驱动数据模式匹配缓存机制

[发明专利]多元化配置信息压缩方法及装置-CN201610097052.4有效
发明人：刘雷波;朱敏;吴有余;罗凯;尹首一;魏少军 -专利权人：清华大学无锡应用技术研究院
申请日： 2016-02-22 - 公布日： 2018-11-16 - 主分类号： G06F21/72 文献下载
摘要：本发明公开了一种多元化配置信息压缩方法及装置，其中，该方法包括：对密码算法进行规划并生成密码算法对应的数据流图；根据数据流图的重复特性提取公因子，并确定公因子的公因子冗余度；根据可重构密码处理器硬件特性和公因子冗余度对数据流图进行子图划分；以及根据划分后的子图的结构特征信息和互联特征信息确定配置压缩方式，并通过配置压缩方式对子图所对应的可重构运算单元的配置信息和互联的配置信息进行压缩配置。该方法结合密码算法的计算特征来选择配置信息压缩方式，并基于所选择的配置信息压缩方式对配置信息进行压缩，去除冗余的配置信息，进而可提高可重构密码处理器的执行效率。
多元化配置信息压缩方法装置

[发明专利]基于触发指令结构的执行控制流的方法及系统-CN201510069989.6有效
发明人：刘雷波;王俊斌;朱建峰;尹首一;魏少军 -专利权人：清华大学
申请日： 2015-02-10 - 公布日： 2018-11-09 - 主分类号： G06F9/38 文献下载
摘要：本发明提出一种基于触发指令结构的执行控制流的方法，包括以下步骤：S1，初始化配置；S2，根据处理单元的状态及多条指令的触发表达式，获取指令的触发条件；S3，从多条指令中选取符合触发条件的指令，根据算子将符合触发条件的指令划分为预定数目的子指令，将用于表示预定数目算子指令之间控制关系的比特位输送至相应的运算器的输出控制端以选择执行的控制流，同时将预定数目的子指令依次分配至预定数目的运算器；S4，每个运算器执行与算子对应的运算，获取并输出包括用于表示处理单元状态的运算结果；以及S5，重复执行步骤S2～S4，直至达到循环截止条件。本发明的方法，实时性好、效率高。本发明还提出一种基于触发指令结构的执行控制流的系统。
基于触发指令结构执行控制方法系统

[发明专利]基于线性方程组求近似解的信号检测方法及装置-CN201510980633.8有效
发明人：刘雷波;张朋;彭贵强;薛阳;尹首一;魏少军 -专利权人：清华大学
申请日： 2015-12-23 - 公布日： 2018-10-02 - 主分类号： H04L25/03 文献下载
摘要：本发明公开了一种基于线性方程组求近似解的信号检测方法及装置，其中方法包括以下步骤：接收信道模型矩阵元素，以生成信道模型矩阵；将信道模型矩阵分解得到主对角线矩阵与非主对角线矩阵；根据主对角线矩阵、非主对角线矩阵以及辅助参数获取迭代参数与迭代初始值；以及根据迭代参数和迭代初始值通过本迭代式进行循环列迭代展开，以得到线性方程组的近似值。通过本发明实施例，根据最小均方误差估计算法将矩阵求逆的过程和求线性方程组近似解的过程相结合直接求解，降低了运算复杂度及误码率，提高了数据吞吐量。
基于线性方程组近似信号检测方法装置