“喻依虎”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果3个，建议您升级VIP下载更多相关专利

[发明专利]一种基于预测方式的免复位分段式模拟数字转换器-CN202211388639.2有效
发明人： 喻依虎;张中;李靖;宁宁;于奇 -专利权人：电子科技大学
申请日： 2022-11-08 - 公布日： 2023-03-14 - 主分类号： H03M1/46 文献下载
摘要：本发明属于模拟集成电路技术领域，具体为一种基于预测方式的免复位分段式模拟数字转换器。本发明通过预测量化高位码字加分段式参考电压量化低位码字的方式，预测量化高位码字时，通过不断更新load码字，从预测电容阵列低位开始量化，最终得出本次输入信号对应的高位码字，高位码字量化完成后，进行低位码字量化，其中，三位低位码字量化只需要两个单位电容进行切换得到。本发明最多只需要采用2*(N‑4)+3个量化周期，降低了整体量化周期数的要求，具有较低的功耗；DAC电容阵列大小为(2N‑3+2)个单位电容，约为传统模数转换器面积的1/8，将电容阵列面积大幅度缩减；尤其适用于量化幅度变化较大的生物电信号的应用场景。
一种基于预测方式复位段式模拟数字转换器

[发明专利]一种基于veriloga语言的电路性能仿真建模方法-CN202211199491.8在审
发明人： 喻依虎;张中;李靖 -专利权人：电子科技大学重庆微电子产业技术研究院
申请日： 2022-09-29 - 公布日： 2023-01-13 - 主分类号： G06F30/38 文献下载
摘要：本发明涉及一种基于veriloga语言的电路性能仿真建模方法，属于建模技术领域。该方法根据模数转换器的可行性电路架构建立VerilogA行为级模型，包括顶层模块、第一级的带有非理想因素的模块、第二级～第四级的无噪声非理想因素模块和第五级的理想flash模块；其中，非理想因素包括内部非理想因素与外部非理想因素；所述内部非理想因素包括噪声非理想因素、电容失配、运放有限开环增益、运放输入失调电压、运放有限带宽和子DAC误差；外部非理想因素包括时钟抖动、压力和温度。本发明能使模数转换器的VerilogA建模更加贴合实际工作状态和测试结果。
一种基于 veriloga 语言电路性能仿真建模方法

[发明专利]双通道PCI数据采集卡及方法-CN201410748832.1在审
发明人：苏良勇;喻依虎 -专利权人：重庆西南集成电路设计有限责任公司
申请日： 2014-12-09 - 公布日： 2015-04-22 - 主分类号： G01R23/00 文献下载
摘要：本发明公开了双通道PCI数据采集卡及方法，所述双通道PCI数据采集卡，包括双通道的A/D转换器、FPGA、SDRAM及PCI接口芯片；其特征在于：FPGA接收到PC机输出的AD采集开始信号，启动双通道的AD转换器采集数据；双通道的A/D转换器同时采集双通道模拟信号，将模拟信号数据转换成数字信号数据；FPGA包括系统控制模块、A/D控制模块、SDRAM控制模块、PCI控制模块、第一双时钟缓冲器、第二双时钟缓冲器和第三双时钟缓冲器；系统控制模由状态机构成，系统控制模块受PC机控制，产生A/D控制模块、第一双时钟缓冲器、第二双时钟缓冲器、第三双时钟缓冲器和SDRAM控制模块及PCI控制模块的控制信号；本发明实现了双通道数据采集和不间断连续采集A/D数据，保证了高速数据采集的连续性。
双通道 pci 数据采集方法