专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果12个,建议您升级VIP下载更多相关专利
  • [发明专利]一种柔性磁结构及其制备方法-CN202310542635.3有效
  • 员朝鑫;王向谦;谢明玲;强进;何开宙;高晓平 - 甘肃省科学院传感技术研究所
  • 2023-05-15 - 2023-10-13 - H10N50/10
  • 本发明公开了一种柔性磁结构及其制备方法,涉及自旋电子与柔性集成技术领域,磁结构柔性基体选用耐高温微米级聚酰亚胺(PI)薄膜,柔性磁结构的势垒层选用2D‑MoS2。柔性磁结构由下向上包含依次叠加分布的耐高温聚酰亚胺(PI)柔性基体、缓冲层、第一铁磁层、2D‑MoS2势垒层、第二铁磁层和覆盖层。制备方法包括:1)刚性衬底上制备第一柔性支撑层PI基体,柔性支撑层PI厚度为10~15μm,SiO2厚度为15~20nm;2)于刚性基片上柔性基体一侧表面制备磁结构缓冲层与参考层;3)于磁结构参考层之上插入2D‑MoS2势垒层;4)于2D‑MoS2势垒层一侧表面制备磁结构自由层与覆盖层;5)刚性衬底与PI剥离实现柔性磁结构。本发明具有可大面积成膜、高度挠性和微米级膜厚的几何特点。
  • 一种柔性结构及其制备方法
  • [发明专利]一种MEMS电子器件有机介电层的低温制备方法-CN202211179280.8有效
  • 员朝鑫;何开宙;谢明玲;王向谦;强进;高晓平 - 甘肃省科学院传感技术研究所
  • 2022-09-27 - 2023-04-21 - B81C1/00
  • 本发明公开了一种MEMS电子器件有机介电层的低温制备方法,涉及微纳加工与元器件集成技术领域,具体为选取完成器件核心微结构加工前道工序的晶圆作为衬底基片,在衬底基片上涂布一层PI薄膜;再将衬底基片置于恒温加热平板上保温一段时间;之后在光刻机中通过掩膜曝光完成图形化,再通过显影工艺去除金属电极Pad位置上方的PI薄膜;最后将衬底基片置于加热平台中进行阶梯式固化完成有机介电层的制备。一方面,旋涂工艺成膜、一次光刻实现图形化、低温可固化的制备方法,极大的简化工艺制程,降低生产成本;另一方面,有机材料可以在器件微结构及信号线存在较大坡度角位置处形成良好的包覆,有效降低介电层断裂风险的几率,从而提高电子器件的寿命。
  • 一种mems电子器件有机介电层低温制备方法
  • [实用新型]一种晶圆匀胶设备-CN202222785515.X有效
  • 刘斌;王向谦;徐武德;员朝鑫;谢明玲;李钰瑛;韩根亮 - 甘肃省科学院传感技术研究所
  • 2022-10-22 - 2023-01-24 - G03F7/16
  • 本实用新型公开了一种晶圆匀胶设备,涉及晶圆加工处理设备技术领域,该晶圆匀胶设备,包括底盘,所述底盘的表面固定连接有支撑杆,所述支撑杆的表面固定连接有胶液罐,所述支撑杆的表面固定连接有与胶液罐相连通的滴胶管,所述底盘的表面转动连接有吸盘,所述底盘的表面上设置有夹持机构,通过夹持机构的设置,使晶圆在放在吸盘上后,能够在吸盘的吸力和晶圆自身的重力下,带动夹块自动对晶圆进行夹持,从而无需工作人员放入晶圆后在进行操作,进而尽量避免了二次操作时,使外界的灰尘等杂质飘落在晶圆的表面,从而降低晶圆匀胶质量的情况,从而提高了晶圆的匀胶效果,保证了晶圆的加工质量。
  • 一种晶圆匀胶设备
  • [发明专利]一种接口芯片掉电保护电路及方法-CN202210146706.3在审
  • 高晓平;员朝鑫;谭稀;何开宙;韩根亮 - 甘肃省科学院传感技术研究所
  • 2022-02-17 - 2022-05-13 - H03K19/003
  • 本发明公开了一种接口芯片掉电保护电路及方法,电路包括电源芯片保护子电路、上拉功率管保护子电路和衬底电位生成子电路;其中,电源芯片保护子电路的第一输入端作为接口芯片掉电保护电路的输入端,电源芯片保护子电路的第一输出端和第二输出端分别与上拉功率管保护子电路的第一输入端和第二输入端连接,电源芯片保护子电路的第三输出端与衬底电位生成子电路的输入端连接,电源芯片保护子电路的第三输出端作为接口芯片掉电保护电路的输出端。本发明解决了接口电路电源掉电情况下的输出端到电源端口倒灌电流问题,具有电路结构简单、使用方便、面积小且不产生额外功耗的特点。
  • 一种接口芯片掉电保护电路方法
  • [发明专利]测试装置及方法、显示装置-CN201910576971.3有效
  • 罗正位;张顺;员朝鑫 - 京东方科技集团股份有限公司;成都京东方光电科技有限公司
  • 2019-06-28 - 2022-04-15 - H01L21/66
  • 本公开是关于一种测试装置及方法、显示装置,所述测试装置包括第一焊盘和开关电路,第一焊盘设于所述阵列基板,用于向所述阵列基板传输测试信号;开关电路设于所述阵列基板,分别连接测试信号端、控制信号端和所述第一焊盘,用于在阵列测试阶段响应控制信号而导通以将测试信号传输至所述第一焊盘。通过在第一焊盘和测试信号端设置开关电路,开关电路在测试阶段响应控制信号导通,在非测试阶段响应控制信号关断,既能够实现阵列基板的测试,同时也能够防止模组工艺中切割后的测试导线短路对阵列基板内部电路造成影响,降低产品的次品率,提升阵列基板的质量。
  • 测试装置方法显示装置
  • [发明专利]一种显示基板及其制作方法、显示装置-CN201980002586.6在审
  • 宋二龙;员朝鑫;胡文博;张顺;罗正位;孟会杰;张永康 - 京东方科技集团股份有限公司;成都京东方光电科技有限公司
  • 2019-11-25 - 2021-10-29 - H01L27/32
  • 一种显示基板及其制作方法、显示装置,该显示基板包括多个阵列排布的子像素、信号线(20)和第一挡墙结构(50),信号线(20)中第一导电图形(201)位于基底(10)和第二导电图形(202)之间;第一挡墙结构(50)的第二部分(502)在基底(10)上的正投影与第一导电图形(201)在基底(10)上的正投影至少部分交叠,第二部分(502)在基底(10)上的正投影远离多个阵列排布的子像素的边界(38),位于多个阵列排布的子像素与第一导电图形(201)在基底(10)上的正投影中远离多个阵列排布的子像素的边界(31)之间;第二部分(502)在基底(10)上的正投影与第二导电图形(202)在基底(10)上的正投影至少部分交叠,第二导电图形(202)在基底(10)上的正投影靠近多个阵列排布的子像素的边界(34),位于多个阵列排布的子像素与第二部分(502)在基底(10)上的正投影中靠近多个阵列排布的子像素的边界(37)之间。
  • 一种显示及其制作方法显示装置

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top