“古山孝昭”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果11个，建议您升级VIP下载更多相关专利

[发明专利]非易失性半导体存储装置-CN200910262438.6有效
发明人： 古山孝昭 -专利权人：力晶半导体股份有限公司
申请日： 2009-12-18 - 公布日： 2010-06-30 - 主分类号： G11C16/24 文献下载
摘要：本发明的非易失性半导体存储装置用以控制芯片尺寸的增加并防止相邻总位线GBL间电容容量所导致的误读，包括：非易失性的存储单元阵列，通过对串接于所选位线两端的选择栅极晶体管间的每一存储单元晶体管设定启始电压，用以记录数据；及控制电路11，经由与多条位线共同连接的总位线，用以从上述存储单元晶体管控制读取位线及数据，其中，于上述总位线中的一位置，利用接地晶体管23来连接总位线及既定电源线。上述接地晶体管23邻接于进行数据读取的总位线，且连接于未进行数据读取的总位线，是由上述控制电路11开启。
非易失性半导体存储装置

[发明专利]半导体装置、地址分配方法及验证方法-CN200580047328.8有效
发明人：河端正藏;柴田健二;古山孝昭;川本悟 -专利权人：斯班逊有限公司;斯班逊日本有限公司
申请日： 2005-01-27 - 公布日： 2008-01-23 - 主分类号： G11C15/04 文献下载
摘要：一种半导体装置，包含：CAM单元阵列(4)，用以储存半导体装置(1)的操作设定信息；控制器(8)，用以控制CAM单元阵列的读取与写入；行译码器(5)；以及列译码器(6)，并且，具备有用以将不同的行地址分配到不同操作设定信息的各个功能区块的构成。由于将不同行地址分配到各个操作设定信息的功能，故于编程时，不会产生应力至未被选择的功能的CAM单元阵列(4)。
半导体装置地址分配方法验证

[发明专利]施加偏压至储存器件的方法与装置-CN200480044705.8无效
发明人：加藤健太;古山孝昭 -专利权人：斯班逊有限公司;斯班逊日本有限公司
申请日： 2004-12-24 - 公布日： 2007-12-19 - 主分类号： G11C29/00 文献下载
摘要：在步骤1中，施加偏压(ON)至所有直列Z1(0)至Z1(2)。关于横列，不施加偏压(OFF)至有不良区段存在之横列Z2(0)并且施加偏压(ON)至其它的横列Z2(1)与Z2(2)。在横列Z2(1)与Z2(2)的区段上，施加电压应力且进行访问操作。在步骤2中，关于所述直列，不施加偏压(OFF)至有不良区段存在的直列Z1(1)且施加偏压(ON)至其它的直列Z1(0)与Z1(2)。关于所述横列，施加偏压(ON)至有不良区段存在的横列Z2(0)，且不施加偏压(OFF)至其它的横列Z2(1)与Z2(2)。至于这两个步骤，可将电压应力施加至除了不良区段以外的区段一次。
施加偏压储存器件方法装置

[发明专利]非易失性存储装置的初始化控制方法以及非易失性存储装置-CN200480044104.7无效
发明人：河端正蔵;古山孝昭;加藤健太 -专利权人：斯班逊有限公司;斯班逊日本有限公司
申请日： 2004-07-29 - 公布日： 2007-08-29 - 主分类号： G11C16/20 文献下载
摘要：初始化操作开始时，设置忙碌状态标示禁止访问操作(S11)，通过验证传感放大器4或高速读传感放大器3优先读出读操作信息(S12)。完成读操作信息的锁存后(S13：Y)，设置标示允许对非冗余存储区域进行读访问操作的就绪状态(S14)，并根据外部对非冗余存储区域的读访问请求输出就绪信号。在非冗余存储区域中的引导程序等的读取可与操作信息的读取平行进行。接着，读出冗余信息(S15)，在完成冗余信息的读取后设置标示允许对全部存储区域进行读访问操作的就绪状态(S17)。随后，读取重写操作信息(S18)。通过本发明可缩短从初始化操作开始直到读访问操作开始前的时间段。
非易失性存储装置初始化控制方法以及

[发明专利]半导体存储装置及其冗余方法-CN200480042774.5有效
发明人：杉浦朗;古山孝昭 -专利权人：斯班逊有限公司
申请日： 2004-02-20 - 公布日： 2007-07-18 - 主分类号： G11C29/00 文献下载
摘要：一种连接至全域位线及全域字线以矩阵设置之存储单元之存储区块构成共享位线之存储区块列的半导体存储装置，在全域字线接线方向发展该存储区块列，其中存储区块列中至少两个彼此相邻以构成欲补救单元，而冗余区块是设置与该存储区块列共享全域位线，该存储区块列设置在各个欲补救单元，且冗余区块数量小于包含在该欲补救单元之存储区块列的数量。将制程及电路最佳化能增强产量。故能提供缺陷补救所需的最小数量的冗余存储区块。在将该半导体存储装置增加的晶片尺寸缩到最小的同时能够改善冗余补救效率。
半导体存储装置及其冗余方法

[发明专利]半导体存储器件和用于半导体存储器件的冗余控制方法-CN200480042775.X有效
发明人：杉本智;古山孝昭;长尾光洋 -专利权人：斯班逊有限公司;斯班逊日本有限公司
申请日： 2004-02-20 - 公布日： 2007-07-18 - 主分类号： G11C29/00 文献下载
摘要：块冗余判断部分(13)将用于标识存储块的地址(AddS)与预先存储在待补救块存储部分(11)中的地址信息相比较，并且基于确定地址一致，输出冗余块选择信号BRED。响应于块冗余期间冗余块选择信号(BRED)的激活，存储块列选择部分(15)在不考虑地址信号(AddB)的情况下选择包括冗余存储块的存储块列，并输出存储块列选择信号(Sm，m＝0至3)。列冗余存储部分(17)根据存储块列选择信号(Sm)选择与位于存储块列中的冗余存储块相关的列冗余的地址信息。
半导体存储器件用于冗余控制方法

[发明专利]非易失性存储器及其写入方法-CN200380100721.X有效
发明人： 古山孝昭 -专利权人：富士通株式会社
申请日： 2003-12-17 - 公布日： 2005-11-02 - 主分类号： G11C16/10 文献下载
摘要：一种能够对连接在同一字线上的多个存储单元进行一齐写入的非易失性存储器。在存储单元阵列(20)的各存储单元(10)内设置有按各列单位相互分离的源极线(SL)。在写入时，第1和第2源极电压中的任何一方根据要写入的数据被施加给各源极线(SL)。在负电压的第1控制电压被施加给字线(CWL)之后，在维持各源极线(SL)的电压的状态下，高电压的第2控制电压被施加给该字线(CWL)。因此，各存储单元(10)根据被施加给各个源极线(SL)的电压被擦除或者被编程。
非易失性存储器及其写入方法

[发明专利]半导体装置及其检验方法-CN200380100622.1有效
发明人： 古山孝昭 -专利权人：富士通株式会社
申请日： 2003-12-17 - 公布日： 2005-11-02 - 主分类号： G01R31/28 文献下载
摘要：一种半导体装置，能够采用简单的电路结构缩短检验时间，抑制检验用的电路面积的增加。半导体装置(10)具有与逻辑部混装的微存储器(11)。微存储器(11)包含动作控制电路(12)，该动作控制电路(12)根据包含地址、数据和指令的输入信号，执行数据的读出/写入动作。在利用地址选择的微存储器(11)的存储器区域内设置有测试寄存器(16)，该测试寄存器(16)存储用于选择测试模式的数据。写入电路(15)响应于从动作控制电路(12)提供的写入指令，生成允许向测试寄存器(16)写入数据的控制信号(RGT)。
半导体装置及其检验方法

[发明专利]非挥发性半导体存储器件-CN200510005865.8有效
发明人：新林幸司;古山孝昭 -专利权人：富士通株式会社
申请日： 2002-03-15 - 公布日： 2005-08-17 - 主分类号： G11C16/02 文献下载
摘要：本发明提供了包括新型存储器核心部分的非挥发性半导体存储器件，其中存储器单元信息读通路上的寄生元件影响在读操作时被排除，以及伴随这种存储器核心结构，用来实现快速检测的新型检测方法。在存储器核心部分中，被选择的存储器单元被全局位线通过局部位线选择，相邻的全局位线被连接至未被选择区段中的局部位线。列选择部分连接一对全局位线至一对数据总线。具有等价于来自存储器单元通路上的寄生电容的，并用于提供参考电流至参考侧的负载部分被连接至一对数据总线上。存储器单元信息电流通过电流比较部分与参考电流相比较，差分电流被输出。通路负载被一对邻近通路所均衡，以便噪声效应被抵消，从而能实现快速读取。
挥发性半导体存储器件

[发明专利]半导体器件及其制造方法-CN200310123217.3有效
发明人：伊藤昌树;片山雅也;古山孝昭;河端正蔵 -专利权人：富士通株式会社
申请日： 2003-12-19 - 公布日： 2004-07-07 - 主分类号： H01L29/788 文献下载
摘要：该半导体器件包括形成在一个半导体基片(10)中的第一导电型的第一阱(14)；形成在第一阱(14)中的第二导电型的第二阱(16)；以及一个晶体管(40)，其中包括由形成在第二阱(16)中的第一导电型的杂质区所形成的控制栅极(18)、隔着一个沟道区(25)形成的第一杂质扩散层(26)和第二杂质扩散层(33)、以及隔着一个栅绝缘膜(24)形成在该沟道区(25)和该控制栅极(18)之上的浮置栅极(20)。该控制栅极(18)被埋在该半导体基片(10)中，这不必在浮置栅极(20)上形成控制栅极(18)。因此，可以通过相同的制造工艺形成该存储器晶体管和其他晶体管。因此，可以减少制造工艺以及该半导体器件可以变得廉价。
半导体器件及其制造方法

[发明专利]非挥发性半导体存储器件-CN02107558.1有效
发明人：新林幸司;古山孝昭 -专利权人：富士通株式会社
申请日： 2002-03-15 - 公布日： 2003-03-19 - 主分类号： H01L27/112 文献下载
摘要：本发明提供了包括新型存储器核心部分的非挥发性半导体存储器件，其中存储器单元信息读通路上的寄生元件影响在读操作时被排除，以及伴随这种存储器核心结构，用来实现快速检测的新型检测方法。在存储器核心部分中，被选择的存储器单元被全局位线通过局部位线选择，相邻的全局位线被连接至未被选择区段中的局部位线。列选择部分连接一对全局位线至一对数据总线。具有等价于来自存储器单元通路上的寄生电容的，并用于提供参考电流至参考侧的负载部分被连接至一对数据总线上。存储器单元信息电流通过电流比较部分与参考电流相比较，差分电流被输出。通路负载被一对邻近通路所均衡，以便噪声效应被抵消，从而能实现快速读取。
挥发性半导体存储器件

1
共 11 条