|
|
钻瓜专利网为您找到相关结果 59个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体结构及其制造方法-CN202210241627.0在审
-
卢经文
-
长鑫存储技术有限公司
-
2022-03-11
-
2023-09-19
-
H01L29/06
- 本公开提供了一种半导体结构及其制造方法，所述半导体结构，包括：衬底；多个有源区，定义在所述衬底上；浅沟槽隔离，设置于该衬底内，该浅沟槽隔离环绕所述多个有源区；多个导线结构，相互平行地沿着第一方向延伸，所述导线结构包括第一区和第二区，所述第一区位于所述有源区上方，所述第二区位于所述浅沟槽隔离上方；在垂直于所述衬底的方向上，所述第一区深度大于部分所述第二区深度。上述技术方案，通过在两个有源区的端部之间设置在垂直于所述衬底的方向上第一区深度大于部分所述第二区深度的导线结构，避免了行锤击效应导致的邻近存储单元电荷损失或漏电的问题，提高了存储器的使用寿命及可靠性。
- 半导体结构及其制造方法
- [发明专利]半导体结构制作方法及半导体结构-CN202110319528.5有效
-
卢经文;洪海涵
-
长鑫存储技术有限公司
-
2021-03-25
-
2023-08-22
-
H10B12/00
- 本发明实施例属于半导体制造技术领域，涉及一种半导体结构制作方法及半导体结构，用于解决电容连接线内容易形成缝隙，进而影响动态随机存储器性能的问题。该半导体结构制作方法包括：在基底上形成位线结构，相邻位线上的绝缘结构之间围设成填充通道；在填充通道内形成导电体；沿垂直于位线长度方向在导电体上形成切缝，以将导电体分隔成多个导电块，每一导电块与基底上的一个晶体管连接。与先在基底上形成具有多个孔洞的绝缘结构，之后在孔洞内形成电容连接线相比，在填充通道内形成导电体时，导电材料由填充通道相对的两个侧壁向内移动，封口速度较慢，减小了形成在导电块内的缝隙体积，进而提高了半导体结构的性能。
- 半导体结构制作方法
- [发明专利]半导体结构及其制备方法-CN202210010113.4在审
-
卢经文
-
长鑫存储技术有限公司
-
2022-01-06
-
2023-07-18
-
H10B12/00
- 本申请公开了一种半导体结构的制备方法，包括：提供衬底；于衬底中形成第一方向的第一字线结构；向下刻蚀衬底，形成柱状有源区，柱状有源区的深度大于第一字线结构的深度；于柱状有源区之间填充隔离层；刻蚀第一字线结构及隔离层，形成第一方向的第一字线沟槽，第一字线沟槽贯穿柱状有源区；于第一字线沟槽中形成低介电常数层、第一导电层及绝缘层，第一导电层电连接第一字线结构。由于隔离层中不存在第一字线结构；这样使得半导体结构相邻的存储单元之间被填充的隔离层和低介电常数层所分隔，电子难以从一个存储单元迁移到临近的存储单元，从而减弱电子迁移造成的行锤击效应。
- 半导体结构及其制备方法
- [发明专利]半导体结构及其制作方法-CN202210010116.8在审
-
卢经文
-
长鑫存储技术有限公司
-
2022-01-06
-
2023-07-18
-
H10B12/00
- 本申请涉及一种半导体结构及其制作方法；所述半导体结构包括：基底，基底包括柱状基体和填充在柱状基体周围的隔离层；基底中设置有字线沟槽，字线沟槽沿平行于基底表面的方向延伸；字线沟槽与柱状基体相交的部分形成第一沟槽部，第一沟槽部中从底部到顶部依次设置有第一字线导电层、第二字线导电层、绝缘层；字线沟槽与隔离层相交的部分形成第二沟槽部，第二沟槽部中从底部到顶部依次设置有第二字线导电层、绝缘层。本申请的半导体结构中，第一字线导电层仅存在于有源区，隔离层中不存在第一字线导电层；这样的结构使相邻的存储单元之间被填充的隔离层所分隔，电子难以从一个存储单元迁移到临近的存储单元，从而减弱电子迁移造成的行锤击效应。
- 半导体结构及其制作方法
- [发明专利]存储器件及其制备方法-CN202111384157.5在审
-
卢经文
-
长鑫存储技术有限公司
-
2021-11-15
-
2023-05-23
-
H10B12/00
- 本发明提供了一种存储器件及其制备方法，涉及半导体技术领域，包括：在衬底上形成若干个第一方向的埋入式栅极结构；图案化衬底，切断埋入式栅极结构，在第二方向上形成若干个平行间隔排布的有源结构及有源结构之间的隔离槽；其中，有源结构为岛状柱状体，有源结构包括埋入式栅极结构；在隔离槽中形成隔离结构，隔离结构的表面与有源结构的表面齐平；在隔离结构及有源结构表面形成若干条第一方向的导电字线，导电字线覆盖于有源结构中埋入式栅极结构的上表面。本发明达到了减弱锤击效应，提升存储器件的性能的目的。
- 存储器件及其制备方法
- [发明专利]半导体结构的制作方法及半导体结构-CN202111151974.6在审
-
卢经文
-
长鑫存储技术有限公司
-
2021-09-29
-
2023-05-16
-
H10B12/00
- 本公开提供一种半导体结构的制作方法及半导体结构，制作方法包括，提供初始结构，初始结构包括衬底以及初始字线结构，初始字线结构包括初始导电结构；形成隔离沟槽，被保留的部分衬底被隔离沟槽隔离形成多个相互独立的有源区结构，有源区结构覆盖初始字线结构的第一部分，隔离沟槽暴露出初始字线结构的第二部分；去除部分初始字线结构的第二部分，被有源区结构覆盖的初始导电结构的底面低于被保留的初始字线结构的第二部分的初始导电结构的底面。在本公开中通过去除位于隔离沟槽中的部分初始导电结构，减小了有源区结构中的初始导电结构之间的相邻干扰。
- 半导体结构制作方法
- [发明专利]半导体结构的制作方法及其结构-CN202110931845.2在审
-
卢经文
-
长鑫存储技术有限公司
-
2021-08-13
-
2023-05-16
-
H10B12/00
- 本申请实施例涉及半导体领域，提供一种半导体结构的制作方法及结构，包括提供衬底、有源区以及隔离结构；图形化有源区以及隔离结构，形成字线沟槽，字线沟槽侧壁露出有源区以及隔离结构；对字线沟槽侧壁露出的有源区以及隔离结构进行至少一次圆滑化处理，以使剩余有源区及隔离结构具有第一高度差；圆滑化处理包括：刻蚀字线沟槽侧壁露出的隔离结构，以使隔离结构露出第一厚度的有源区；对露出的有源区进行氧化处理，以将第二厚度的有源区转化为氧化层，且氧化层在衬底表面的正投影的形状为台阶状；去除氧化层；在形成第一高度差之后，形成填充满字线沟槽的字线，本申请实施例通过形成有源区与隔离结构的高度差从而形成性能更优的半导体结构。
- 半导体结构制作方法及其
- [发明专利]半导体结构的制备方法及半导体结构-CN202110995019.4在审
-
卢经文
-
长鑫存储技术有限公司
-
2021-08-27
-
2023-05-16
-
H10B12/00
- 本申请实施例提供了一种半导体结构的制备方法和半导体结构，涉及半导体技术领域，方法包括：提供基底；刻蚀基底，以在基底中形成多个沿第一方向延伸的位线凹槽；在多个位线凹槽中依次形成第一隔离层、位线金属线层、位线导电连接层和第一绝缘层，得到位线结构；刻蚀形成位线结构的基底，得到多个间隔设置的有源区结构和第一凹槽；其中，位线结构分别与多个有源区结构相交；在第一凹槽中填充第二隔离层，得到第一结构；刻蚀第一结构，以在第一结构中形成沿第一方向的垂直方向延伸的多个字线凹槽；在多个字线凹槽中依次形成第三隔离层、字线导电连接层和第二绝缘层。如此，能够提高半导体结构的性能。
- 半导体结构制备方法
|
